幾年(nian)前，IBM 將其半(ban)導體(ti)制造業務出售(shou)給 GLOBALFOUNDRIES，但他(ta)們仍在奧爾巴尼(ni)納米技術公司擁(yong)有價值(zhi)數(shu)十億美元的(de)研(yan)究設施。IBM 在諸如 IEDM 之類的(de)會議上非常活躍，而(er)且(qie)這(zhe)(zhe)似乎有一(yi)個(ge)很(hen)好的(de)光管地方(fang)，因為(wei)他(ta)們在這(zhe)(zhe)里公布的(de)研(yan)究成果得到了很(hen)多媒體(ti)的(de)關注。
在 2019 年的(de) Litho Workshop 上，我聽到了來自IBM Albany 研(yan)(yan)究小組的(de)演講，他(ta)(ta)解(jie)釋說 IBM 必須擁有研(yan)(yan)究線，因(yin)為他(ta)(ta)們需要最先進技(ji)術(shu)的(de)處(chu)理器(qi)來支持他(ta)(ta)們的(de)設備運行(xing)。我個人質疑(yi)這個觀(guan)點，奧爾(er)巴尼研(yan)(yan)究小組與三星合(he)作，支持三星投產的(de) 5nm 工藝。
筆者認為(wei)，三(san)星(xing)的(de)(de) 5nm 工藝(yi)與臺(tai)積電的(de)(de) 5nm 工藝(yi)相(xiang)比(bi)，功耗、性能和密(mi)度都相(xiang)對較差(cha)。我(wo)確(que)信在(zai)支持 IBM 的(de)(de)過程中有(you)特殊功能，但我(wo)也(ye)確(que)信無(wu)需數十億(yi)美元的(de)(de)研究投資也(ye)可以在(zai)臺(tai)積電流程中實現相(xiang)同的(de)(de)功能。我(wo)還(huan)認為(wei)有(you)趣(qu)的(de)(de)是，他(ta)們(men)(men)(men)說在(zai)開發過程中他(ta)們(men)(men)(men)調高(gao)了 EUV 劑(ji)量(liang)(liang)（dose），直到(dao)獲得(de)良好的(de)(de)良率，然后他(ta)們(men)(men)(men)將其轉移(yi)給(gei)三(san)星(xing)，期望三(san)星(xing)減少 EUV 劑(ji)量(liang)(liang)。當三(san)星(xing)開始加(jia)速他(ta)們(men)(men)(men)的(de)(de) 5nm 工藝(yi)時(shi)，業界(jie)有(you)傳(chuan)言(yan)稱三(san)星(xing)無(wu)法通過他(ta)們(men)(men)(men)的(de)(de) EUV 工具獲得(de)足夠的(de)(de)晶圓（高(gao) EUV 劑(ji)量(liang)(liang)導(dao)致(zhi)低(di)產(chan)量(liang)(liang)）并且(qie)產(chan)量(liang)(liang)很低(di)。
IBM 每(mei)隔(ge)幾年也會通過(guo)一些新的(de)發展在主流媒(mei)體上(shang)引起(qi)轟(hong)動，但(dan)(dan)在我看(kan)來，很多發展并(bing)沒有(you)達到(dao)炒作的(de)效果。例如，IBM 在 2021 年初宣布開(kai)發 2nm 技(ji)術，但(dan)(dan)正如我之前所寫的(de)那樣(yang)，它(ta)更像臺積電的(de) 3nm 工藝而不(bu)是 2nm，與英特爾(er)和臺積電預期的(de) 2nm 工藝相比，不(bu)太可能具有(you)競爭力(li)。
這并(bing)不(bu)是(shi)說 IBM 不(bu)做重要的(de)(de)(de)研究(jiu)，幾年(nian)前他們(men)負(fu)責包括銅(tong)金屬化在內的(de)(de)(de)許多關鍵(jian)行業創(chuang)新(xin)，我只是(shi)質疑數十(shi)億美元(yuan)的(de)(de)(de)半導(dao)(dao)體研究(jiu)設施(shi)對于不(bu)生產半導(dao)(dao)體的(de)(de)(de)公(gong)司(si)是(shi)否(fou)有意義.
在本文中，我將討論 IEDM 的三篇 IBM 論文。
第一篇，垂直傳輸納米片技術，用于超越橫向傳輸器件的 CMOS 縮放
在(zai)我看來，這(zhe)篇論文是(shi) IBM 典型的一(yi)個范(fan)例，我不希(xi)望(wang)他們辜負這(zhe)個炒(chao)作。在(zai)這(zhe)個論文中，作者(zhe)指(zhi)出，這(zhe)項工作是(shi)與三星合作完成的。主(zhu)流媒體(ti)已經(jing)發(fa)布(bu)了關于(yu)這(zhe)個“突(tu)破”的消息，好像這(zhe)將是(shi)一(yi)個生(sheng)產解(jie)決(jue)方案。
圖 1 說明(ming)了垂直傳輸(shu)納(na)米(mi)片 (VTFET) 工藝。
這里的(de)(de)基本思想(xiang)是不(bu)是在(zai)水平方向上制(zhi)造納(na)米(mi)(mi)片，而是將它們變成垂(chui)直方向。在(zai)該論文中(zhong)，垂(chui)直納(na)米(mi)(mi)片與(yu) FinFET 進行了比較，并顯(xian)示(shi)提供更好的(de)(de)性能和面積。我看到這有兩個問(wen)題。
首先，我的理解是垂直晶體管非常適合 SRAM 的使用，其中互連需求簡單且規則，但不適用于具有復雜互連需求的隨機邏輯設計。Imec 之前展示了一些非常有趣的垂直 SRAM 工作，盡管它似乎沒有在行業中獲得任何關注。隨著小芯片的出現，提供卓越密度(du)的簡單 SRAM 工藝非常有意(yi)義(yi)。但是(shi)再一(yi)次，對于邏輯(ji)用(yong)途，垂直晶體(ti)管面(mian)積可能會增加(jia)很多以適應(ying)互(hu)連要求。
我看到(dao)的(de)(de)第二(er)個問(wen)題是(shi)將它(ta)與(yu) FinFET 進(jin)行(xing)(xing)比(bi)(bi)較(jiao)。從 FinFET 到(dao)堆(dui)(dui)(dui)疊水平納(na)米片(pian)(pian) (horizontal nanosheets：HNS) 的(de)(de)轉(zhuan)變已經在(zai)進(jin)行(xing)(xing)中(zhong)。HNS 提(ti)供了優于 FinFET 的(de)(de)密度和(he)(he)性能(neng)(neng)優勢，但更重要的(de)(de)是(shi)提(ti)供了長期的(de)(de)擴(kuo)(kuo)展(zhan)路徑。HNS 可以(yi)(yi)通過垂直堆(dui)(dui)(dui)疊更多(duo)片(pian)(pian)材來(lai)提(ti)高(gao)性能(neng)(neng)，它(ta)們還(huan)提(ti)供了引(yin)入(ru)介電(dian)壁(bi)（dielectric wall ）的(de)(de)機(ji)會，創造了一(yi)種名為 Forksheets 的(de)(de) Imec 創新，減少(shao)了 n 到(dao) p 的(de)(de)間距。除此之外，在(zai) 3D-CMOS/CFET 架構中(zhong)堆(dui)(dui)(dui)疊 n 和(he)(he) p HNS 可提(ti)供更多(duo)的(de)(de)縮(suo)(suo)放比(bi)(bi)例(li)，且水平 n 到(dao) p 間距為零。除了 HNS，這些(xie)(xie)薄片(pian)(pian)還(huan)可以(yi)(yi)被 2D 材料替(ti)代，從而提(ti)供更大的(de)(de)縮(suo)(suo)放比(bi)(bi)例(li)。驅(qu)動(dong)電(dian)流以(yi)(yi)及垂直鰭片(pian)(pian)的(de)(de)性能(neng)(neng)是(shi)由鰭片(pian)(pian)尺寸驅(qu)動(dong)的(de)(de)，我看不出這些(xie)(xie)設(she)備如何像(xiang) HNS 那樣擴(kuo)(kuo)展(zhan)。
第二篇，下一代高性能計算納米片技術的關鍵要素
在我(wo)看(kan)來，這篇(pian)(pian)論文比(bi)上一篇(pian)(pian)更有趣(qu)，因為(wei)它解(jie)決(jue)了所(suo)有主要前沿邏(luo)輯(ji)供應商都面臨的 HNS 技術問(wen)題(ti)。IBM 過去在 HNS 方(fang)面做了很(hen)多出色的工作，本文以此為(wei)基礎。
本文解決了兩個 HNS 問(wen)題。
第(di)一(yi)個問題是 HNS 的(de) pFET 遷(qian)移(yi)率很差。IBM 之前已經描述了兩種提高 pFET 遷(qian)移(yi)率的(de)技(ji)術，一(yi)種是在釋(shi)放后修整溝道(dao)并沉積 SiGe 覆層。另一(yi)種技(ji)術是在應變(bian)松弛緩沖層（strain relaxed buffer layer）上制造(zao)溝道(dao)。
在本文中，SiGe 通道是通過在沉積原始(shi)納米片堆疊時(shi)在較高 Ge 含(han)量(liang)犧牲層(ceng)上沉積較低 Ge 含(han)量(liang)通道而形成(cheng)的(de)(de)。Ge 含(han)量(liang)的(de)(de)差異是為(wei)了啟用選擇性(xing)(xing)釋放蝕刻(ke)，蝕刻(ke)掉犧牲膜并(bing)保持通道完好無損。SiGe 通道提(ti)供了改進的(de)(de)遷移率、改進的(de)(de)性(xing)(xing)能和更高的(de)(de)可靠性(xing)(xing)。
圖 2 說明(ming)了(le) SiGe 通道 HNS pFET。
這里解決的(de)(de)第二(er)個問題是如何為(wei) HNS 實現多個均(jun)勻(yun)的(de)(de)閾值電壓 (Vts)。對于 FinFET，鰭到(dao)鰭的(de)(de)距離相對較寬，并(bing)且可以通過(guo)沉(chen)積和選擇性去除多種功(gong)函數(shu)(shu)金屬來實現多個 Vts。使(shi)用 HNS，片(pian)到(dao)片(pian) (Tsus) 的(de)(de)間距非常小，以至于沒有(you)足夠的(de)(de)空(kong)間容納一整(zheng)堆功(gong)函數(shu)(shu)金屬。金屬也(ye)往往在 NS 外(wai)側(ce)更厚，在納米(mi)片(pian)之間更薄，導致 Vts 不均(jun)勻(yun)。
IBM 在十(shi)多(duo)年前(qian)率先使用偶極(ji)子（dipoles）來控制 VT，該技術現(xian)在正受(shou)到 HNS 的廣泛關注，因(yin)為偶極(ji)子可以通過摻雜高 k 電介質來產生，并且(qie)不需(xu)要(yao)像多(duo)功函數(shu)金屬那樣需(xu)要(yao)額外的厚度. 偶極(ji)子還可以解決 Vt 非(fei)均勻性(xing)問題。
圖 3 說明了功函數金屬(shu)如何導致 Vts 不均(jun)勻以及無體積偶極子如何解決該問題。
用于高級邏輯技術的基于堆疊式全方位納米片架構的后柵極 I/O 晶體管
我想討論的第三篇論文是另一篇研究 HNS 問題的論文。
HNS 實施的(de)(de)(de)(de)另一個(ge)挑戰(zhan)是如何創建可(ke)以在更(geng)高(gao)電(dian)壓下工(gong)作(zuo)的(de)(de)(de)(de) I/O 晶體管。在本文中(zhong)，后柵極(ji)工(gong)藝流程結合了沉(chen)積氧(yang)(yang)(yang)化(hua)(hua)(hua)(hua)(hua)物和(he)新型選(xuan)擇性氧(yang)(yang)(yang)化(hua)(hua)(hua)(hua)(hua)，產生(sheng)了兩(liang)種不同的(de)(de)(de)(de)柵極(ji)氧(yang)(yang)(yang)化(hua)(hua)(hua)(hua)(hua)物厚度(du)。選(xuan)擇性氧(yang)(yang)(yang)化(hua)(hua)(hua)(hua)(hua)產生(sheng)厚和(he)薄的(de)(de)(de)(de)選(xuan)擇性氧(yang)(yang)(yang)化(hua)(hua)(hua)(hua)(hua)物，它們(men)被添加到(dao)沉(chen)積的(de)(de)(de)(de)氧(yang)(yang)(yang)化(hua)(hua)(hua)(hua)(hua)物中(zhong)。該(gai)技術的(de)(de)(de)(de)關鍵在于，生(sheng)長的(de)(de)(de)(de)氧(yang)(yang)(yang)化(hua)(hua)(hua)(hua)(hua)物在氧(yang)(yang)(yang)化(hua)(hua)(hua)(hua)(hua)過程中(zhong)會消(xiao)耗(hao)硅，因此較厚的(de)(de)(de)(de)生(sheng)長氧(yang)(yang)(yang)化(hua)(hua)(hua)(hua)(hua)物比(bi)生(sheng)長的(de)(de)(de)(de)薄氧(yang)(yang)(yang)化(hua)(hua)(hua)(hua)(hua)物消(xiao)耗(hao)更(geng)多的(de)(de)(de)(de)硅，從(cong)而(er)打開片間間距 (Tsus) 以容納較厚的(de)(de)(de)(de)氧(yang)(yang)(yang)化(hua)(hua)(hua)(hua)(hua)物。
圖 4 顯示(shi)了(le)厚和(he)薄柵(zha)氧化(hua)層 HNS 器(qi)件(jian)以(yi)及改(gai)進的 Tsus 以(yi)適應(ying)厚氧化(hua)層。
盡管媒體(ti)(ti)大肆(si)宣傳 IBM 在(zai) IEDM 上發布的(de)(de) Vertical-Transport Nanosheet，但我們認為 IBM 完善 HNS 流程的(de)(de)工作更(geng)(geng)有可能(neng)對行業產生影響。pFET 溝道遷移率、體(ti)(ti)積更(geng)(geng)小的(de)(de) Vt 解(jie)決方案(an)和高壓 I/O 解(jie)決方案(an)解(jie)決了業界目前正在(zai)努力解(jie)決的(de)(de)從 FinFET 到 HNS 過渡的(de)(de)問題。
