“摩爾定律”曾主宰著半導體芯片一次次創造技術發展的奇跡，但近年來關于“摩爾定律”放緩甚至終結的聲音愈演愈烈，“后摩爾時代”成為行業一大熱詞。
新(xin)工(gong)藝制程發(fa)展讓芯片體積性能不斷迭(die)代(dai)，同時帶來了高(gao)昂的(de)(de)科研成本：據(ju)IBS統計，一個(ge)28nm芯片的(de)(de)設(she)計成本在(zai)4000萬美元(yuan)，16nm芯片設(she)計成本約1億美元(yuan)，而5nm芯片的(de)(de)設(she)計成本更高(gao)達5.4億美元(yuan)。工(gong)藝微縮的(de)(de)前景幾乎(hu)打破摩爾定律 “投資發(fa)展制程——芯片生產成本降低——制程再投資”的(de)(de)邏輯。
來源：International Business Strategies (IBS)
在延伸“摩(mo)爾(er)定律”的道路上，Chiplet（芯粒(li)）生逢其時。
3月2日，英特爾聯合10家芯(xin)片巨頭成立Chiplet標準(zhun)聯盟，正式推(tui)出(chu)Chiplet（芯(xin)粒）的(de)(de)通用(yong)標準(zhun)“UCle”（Universal Chiplet Interconnect Express通用(yong)芯(xin)粒互連），用(yong)來打(da)通各家芯(xin)片鏈接(jie)協(xie)議(yi)，構建一(yi)個開放(fang)可互操作的(de)(de)Chiplet生態系統(tong)。
正當業內詫異Chiplet聯盟成員沒有蘋果、遺憾沒有中國大陸芯片廠商問津時，3月14日，來自芯東西的一篇報道，透露出國內Chiplet標準即將面世的消息，國標Chiplet草案已制訂完畢并有望在2022年第一季度公示，今年年底將進行《小芯(xin)片(pian)接口總線技術要求》初版標準發布，或將成為國產芯片打破制程封鎖，實現彎道超車的重要引擎。
小(xiao)芯片“續寫”摩(mo)爾定(ding)律？
作為(wei)先進封(feng)裝技(ji)術的代表(biao)，Chiplet走向了和傳(chuan)統(tong)SoC完全不(bu)同的道路。它將復雜(za)芯片(pian)拆解成一(yi)組具有單獨功能(neng)的小芯片(pian)單元die（裸(luo)片(pian)），通過die-to-die將模塊芯片(pian)和底層(ceng)基礎(chu)芯片(pian)封(feng)裝組合(he)在(zai)一(yi)起，類似于搭建樂高積木(mu)，形成一(yi)個(ge)系統(tong)芯片(pian)。
Chiplet的(de)概(gai)念早在(zai)10余年前就被提出，Marvell創始人周(zhou)秀文(wen)博(bo)士(shi)在(zai)ISSCC2015大(da)會上提出了提出Mochi架構(gou)的(de)概(gai)念，他認(ren)為(wei)Mochi可成為(wei)諸多應用的(de)基(ji)礎架構(gou)。幾年后(hou)，這(zhe)個概(gai)念開花結果，在(zai)經濟優勢和市場驅動下，AMD、臺積電、英特爾、英偉達等(deng)芯片巨頭廠商(shang)嗅(xiu)到了這(zhe)個領域的(de)市場機(ji)遇，形成了現(xian)在(zai)的(de)Chiplet。
使用Chiplet 的好處很多，以SoC為代表的集成芯片正面臨經濟邊界和物理邊界兩大難題：一(yi)是先進制(zhi)程工藝成本(ben)高昂，二是模擬電路、I/O 等愈來愈難以隨著制(zhi)程技(ji)術縮小。
而Chiplet在理論上完美補(bu)足(zu)了這兩個“缺陷”，用成(cheng)熟(shu)的工藝把大芯片分(fen)成(cheng)小芯片，能通過量產有效改(gai)善良率，同時降低(di)制造(zao)成(cheng)本。根據(ju)研(yan)究人(ren)員分(fen)析，這項(xiang)技術可以將(jiang)大型7nm設(she)計的成(cheng)本降低(di)高達25%；在5nm及以下的情況下節省(sheng)成(cheng)本更大。
其次，Chiplet可以降(jiang)低(di)微(wei)縮(suo)設計的(de)復雜程(cheng)度與設計成本(ben)，以電路(lu)分割的(de)小芯片各自強化相應功能(neng)、制(zhi)程(cheng)技術、尺寸，最后整合在一(yi)起(qi)，以克服制(zhi)程(cheng)微(wei)縮(suo)的(de)挑戰。
3月初Apple春季發布會上曝光的“宇宙級處理器”M1 Ultra 就是用兩個M1芯片采用UltraFusion的架構封裝技術完成的，搭載了1140億個晶體管。根據蘋果和臺積電公布的專利論文來看，業內人士猜測，UltraFusion應是基于臺積電第五代CoWoS Chiplet技術的互連架構。M1 ultra芯片充分顯示了Chiplet在封裝互連技術、半導體制造和電路設計上的巨大想象空間。
圖源：蘋果
蘋果M1的工藝思(si)路，與我國即將(jiang)推出(chu)的Chiplet標準技(ji)術不謀而合。
彎道超車：中(zhong)國特(te)色的(de)Chiplet標(biao)準(zhun)
對(dui)我國(guo)(guo)半導體(ti)(ti)產業(ye)(ye)而(er)言，Chiplet被(bei)認為是與國(guo)(guo)外差距較小(xiao)的先進封裝技術(shu)，被(bei)看作是后(hou)摩爾(er)時代中國(guo)(guo)集成電路企(qi)(qi)業(ye)(ye)突破的希望，越(yue)來(lai)越(yue)多的企(qi)(qi)業(ye)(ye)與工(gong)廠加大對(dui)Chiplet的研發：華為是國(guo)(guo)內最早嘗試Chiplet的一(yi)批公(gong)司，海(hai)思半導體(ti)(ti)在早期就(jiu)與臺積(ji)電合作過Chiplet技術(shu)，國(guo)(guo)產芯(xin)片廠商芯(xin)動科技在一(yi)款高性能服(fu)務器級(ji)顯卡GPU上使用了INNOLINK Chiplet技術(shu)……
小芯片有著卓越的經濟優勢，但作為新生技術也面臨不少挑戰。困于不同架構、不同制造商生產的die之間的互連接口和協議的不同，Chiplet的研發者在設計之初就得考慮工藝制程、封裝技術、系統集成、擴展傳輸等諸多復雜因素，這使得Chiplet的設計過程異常艱難。AMD的高級研究員Bryan Black概述了Chiplet芯片設計的九個考慮和挑戰：
如何在一個系統中劃分die
設計重(zhong)用
管理(li)參數變化
功率輸出
連接(jie)速度
劃分開銷(xiao)
全局時鐘(zhong)
die的(de)安(an)全
熱(re)管理
樂高玩具之所以全球風行，基礎在于其積木模件的標準化，而Chiplet除了工藝設計之外的另一座難題，是die-to-die互(hu)聯的標準化。
在UCle出現之(zhi)前，眾多芯片廠商都(dou)在“自說自話式”推廣自家互聯標準：如英偉達推出用于GPU的高速互聯NV Link方案；Intel免費向外界授權的AIB接口總線協議；臺積電也有TSMC和ARM合作搞了LIPINCON協議；AMD主張的Infinity Fabrie總線互聯技術，以及用于存儲芯片堆疊互聯的HBM接口等等。
UCle的(de)推行，讓本在市場上(shang)互相(xiang)傾(qing)軋的(de)幾大巨頭開始(shi)攜手抱團，可見Chiplet的(de)商業價值與無限潛力。開始(shi)推廣Chiplet標準化的(de)時代就這樣悄然來臨(lin)。
面對(dui)UCle的(de)出現，芯謀研究分析師認為，“我(wo)們(men)要繼續走(zou)好自己的(de)路，在(zai)加速國產(chan)(chan)(chan)化(hua)(hua)替代的(de)同(tong)時(shi)，做好應對(dui)一(yi)切沖擊(ji)的(de)準(zhun)備(bei)，UCIe提供了一(yi)種(zhong)可參考的(de)產(chan)(chan)(chan)業(ye)平(ping)臺(tai)機制(zhi)，我(wo)們(men)亦(yi)可以通過(guo)組建(jian)內(nei)部產(chan)(chan)(chan)業(ye)聯(lian)盟(meng)的(de)方式來(lai)優化(hua)(hua)產(chan)(chan)(chan)業(ye)分工，進一(yi)步加快(kuai)國內(nei)產(chan)(chan)(chan)業(ye)發展，提高國內(nei)半導體產(chan)(chan)(chan)業(ye)對(dui)于沖擊(ji)的(de)耐受(shou)力。”
在(zai)2021年1月，國(guo)內(nei)半導體巨頭(tou)華為海思牽頭(tou)，與中芯(xin)國(guo)際、紫光展銳、長江存儲、龍(long)芯(xin)等國(guo)產半導體相關(guan)企(qi)業，組建了中國(guo)國(guo)產芯(xin)片聯(lian)盟。2021年5月，中國(guo)計算(suan)機(ji)互連技(ji)術(shu)聯(lian)盟（以下簡稱CCITA）在(zai)中電標協立項了Chiplet標準——《小芯(xin)片接口總(zong)線技(ji)術(shu)要(yao)求》，由國(guo)家部委和多個(ge)芯(xin)片廠商合作(zuo)展開標準制定工作(zuo)。
據“芯東西(xi)”報道(dao)，《小芯片接口總線技(ji)(ji)術(shu)要求(qiu)》草(cao)案現(xian)已制訂完(wan)畢，即將進入(ru)征求(qiu)意見階段，預計第一季(ji)(ji)度掛網公示和意見征集，第二季(ji)(ji)度完(wan)成(cheng)技(ji)(ji)術(shu)驗證(zheng)計劃制訂，2022年底前完(wan)成(cheng)技(ji)(ji)術(shu)驗證(zheng)和確(que)定標準(zhun)文本，并(bing)發布首個可用的Chiplet協議版本。
CCITA秘書長、中科院計算所研究員郝沁汾認為，“集成電路互連技術現階段對我們國家的價值，主要是解決我們完全無法使用先進制程的問題，如采用28nm的芯片，通過chiplet的方式，使其性能和功能接近16甚至7nm工藝的芯片性能。”
解決互聯標準只是(shi)第一步，在技術層面(mian)(mian)，Chiplet 還(huan)面(mian)(mian)臨著來(lai)自(zi)先進封裝(zhuang)、測(ce)試、軟件配合(he)等多個(ge)方面(mian)(mian)的(de)挑戰，郝沁(qin)汾坦言，“但是(shi)做(zuo)到像PCIe、CXL這樣的(de)普及程度，還(huan)需要更(geng)長時間(jian)，也需要國內企業的(de)支持。”
學界人士也(ye)指出，在目前芯片工藝被國(guo)際(ji)形勢“卡(ka)脖子”的(de)情況下(xia)，通過(guo)研究Chiplet先進(jin)封裝，在一定(ding)程度上(shang)“繞開”被卡(ka)的(de)技術難(nan)點，甚至實現所謂的(de)“彎道(dao)超車(che)”、“換道(dao)超車(che)”是很(hen)多人自然(ran)而然(ran)的(de)想(xiang)法，但集成電路產(chan)業(ye)的(de)積累(lei)不是短時間(jian)(jian)可(ke)以完(wan)成的(de)，Chiplet不是救市良方也(ye)不是靈丹妙藥，它不過(guo)是一種技術發展的(de)思路而已(yi)，國(guo)內(nei)廠商要走“自研”路線(xian)，仍需(xu)打磨很(hen)長(chang)時間(jian)(jian)。
而對整個IOT行業來說，面對最大的痛點——碎片(pian)化，Chiplet為我們提供了一種組裝化的思路，去面對技術碎片化、應用碎片化，當我們將這個思路擴展，用不同的物聯網技術去組合搭載解決碎片化的場景，就讓1+1＞2成為可能。
參考(kao)資料：
芯東西(xi)：繞開先進(jin)制程封鎖(suo)！中國“小芯片”標準草案(an)即將公示，獨家對(dui)話郝(hao)沁汾
半導體(ti)行(xing)業觀(guan)察：Chiplet，真的萬事俱備了嗎(ma)？
半導體(ti)產業縱(zong)橫：Chiplet的真機遇和大挑戰(zhan)
