據Businesswire 4月25日報道，全(quan)球技術基礎設施高速連接(jie)(jie)領(ling)域領(ling)導(dao)者(zhe)Alphawave Semi宣布，推(tui)出其首個(ge)基于臺(tai)積電最先進的3nm工(gong)藝的連接(jie)(jie)硅平(ping)臺(tai)，使用(yong)其ZeusCORE超長距離（XLR）1-112Gbps NRZ/PAM4串行(xing)-解串器（“SerDes”）IP進行(xing)處理(li)。
圖片來自：Businesswire
3nm工藝平臺對于開發新一代高級芯片至關重要(yao)，這(zhe)些芯片需要(yao)應對(dui)AI生成數據的指數級增長，并支(zhi)持更(geng)高的性能(neng)、增強的內存和(he)I/O帶寬以(yi)及更(geng)低的功耗。“ZeusCORE XLR多(duo)標準服務器(qi)（MSS）IP”是(shi)Alphawave Semi產(chan)品組合中性能(neng)最高的服務器(qi)，采用3nm工藝(yi)，將為未來高性能(neng)AI系統的開發(fa)鋪平(ping)道路。它是(shi)一個高度可配(pei)置的IP，支(zhi)持從1112Gbps開始的所有前沿NRZ和(he)PAM4數據中心標準，支(zhi)持PCIe Gen1到Gen6和(he)1G/10G/25G/50G/100Gbps以(yi)太網等多(duo)種協議。
這(zhe)種靈(ling)活且(qie)可定制(zhi)(zhi)的連接IP解(jie)決方案與Alphawave Semi支持小芯(xin)片的定制(zhi)(zhi)硅平臺（包括IO、內存和計算小芯(xin)片）相(xiang)結(jie)合，使(shi)終端用(yong)戶能(neng)夠生(sheng)產專(zhuan)門為其應用(yong)量身定制(zhi)(zhi)的高(gao)性能(neng)芯(xin)片。客戶可以受益于Alphawave Semi的應用(yong)優化(hua)IP子系統和先進的2.5D/3D封裝專(zhuan)業知識，以將高(gao)級接口(kou)（如(ru)Compute Express Link、Universal Chiplet Interconnect Express、高(gao)帶寬內存、低功(gong)耗雙(shuang)數據速率DRAM）集成到定制(zhi)(zhi)芯(xin)片和小芯(xin)片上。
