據Businesswire 4月25日報道，全球技術(shu)基礎設(she)施(shi)高速連接(jie)領(ling)域領(ling)導者Alphawave Semi宣布(bu)，推出其首個(ge)基于臺(tai)積電最先進的3nm工藝的連接(jie)硅(gui)平臺(tai)，使用其ZeusCORE超(chao)長距離（XLR）1-112Gbps NRZ/PAM4串行-解串器（“SerDes”）IP進行處理。
圖片來自(zi)：Businesswire
3nm工藝平臺對于開發新一代高級芯片至(zhi)關重要(yao)，這些(xie)芯片需(xu)要(yao)應對(dui)AI生成數據(ju)的(de)指數級增(zeng)長，并(bing)支持更高(gao)的(de)性能(neng)(neng)、增(zeng)強的(de)內存和I/O帶寬以及更低的(de)功(gong)耗。“ZeusCORE XLR多標準服務(wu)器（MSS）IP”是Alphawave Semi產品(pin)組合(he)中(zhong)(zhong)性能(neng)(neng)最高(gao)的(de)服務(wu)器，采用3nm工藝(yi)，將為未來高(gao)性能(neng)(neng)AI系統的(de)開(kai)發鋪平道路(lu)。它是一個高(gao)度可配(pei)置的(de)IP，支持從1112Gbps開(kai)始的(de)所有(you)前(qian)沿NRZ和PAM4數據(ju)中(zhong)(zhong)心標準，支持PCIe Gen1到Gen6和1G/10G/25G/50G/100Gbps以太網等多種協議。
這(zhe)種靈活且可(ke)定(ding)制的(de)連接IP解決方案與Alphawave Semi支持小(xiao)芯(xin)(xin)片(pian)(pian)(pian)(pian)的(de)定(ding)制硅平臺（包括IO、內(nei)存和(he)計(ji)算(suan)小(xiao)芯(xin)(xin)片(pian)(pian)(pian)(pian)）相結合，使(shi)終端用戶能(neng)夠(gou)生(sheng)產(chan)專(zhuan)門(men)為其應用量身(shen)定(ding)制的(de)高(gao)性能(neng)芯(xin)(xin)片(pian)(pian)(pian)(pian)。客戶可(ke)以受益于Alphawave Semi的(de)應用優化IP子系統和(he)先進的(de)2.5D/3D封裝專(zhuan)業知識，以將高(gao)級接口（如Compute Express Link、Universal Chiplet Interconnect Express、高(gao)帶寬內(nei)存、低功耗雙數據(ju)速率(lv)DRAM）集成到定(ding)制芯(xin)(xin)片(pian)(pian)(pian)(pian)和(he)小(xiao)芯(xin)(xin)片(pian)(pian)(pian)(pian)上(shang)。
