武(wu)林至(zhi)尊，寶(bao)刀屠龍(long)，號令(ling)天下(xia)，莫(mo)敢不從。江湖上的人往(wang)往(wang)都知道(dao)屠龍(long)刀鋒利無比，但卻鮮(xian)有人知道(dao)里面暗藏(zang)的武(wu)林秘籍和兵(bing)法絕學，才是真正讓人可以(yi)依仗的寶(bao)物。
ChatGPT成為今年現象級的熱門應用后，一個說法也在行業里悄然流傳開——1萬枚英偉達A100芯片，是做(zuo)好大模型訓練的入門級裝備。一時(shi)之間(jian)“洛陽紙貴”，AI芯(xin)片成為了大家眼中的“屠龍寶刀”。我們(men)看到，大量抓(zhua)住機遇的人，不僅(jin)投身大模型產(chan)品，還有一部分負責給“掘金人”賣鏟子。
“ 那么問題來了：
支持大語言模型的AIoT系統，
設計難度在哪?
該怎么做設計驗證?
藏(zang)在“屠龍刀(dao)”里面的(de)秘籍究竟是什(shen)么?”
過去的AIoT，通常指的都是帶低算力的端側小芯片，但是隨著類似ChatGPT的大語言模型全面得到應用，在端側AIoT芯片上部署需要幾十到幾百TOPS算力的LLM大模型也成為新的需求。但是新一代AIoT芯片要提高十倍到百倍算力，這不僅僅是堆砌算力那么簡單，需要從性能、互連、帶寬、接口進行全面的系統級規劃和設計。
新一代的AIoT芯片已經不是一個獨立的芯片個體，目前市場上的AIoT芯片幾乎都結合了CPU、GPU、FPGA和DSP等核心零部件。這就必然需要支持系統級芯片開發的EDA流程。
實際上，芯片設計廠商也意識到了這個問題。當制程工藝逼近極限，但人們對電子產品性能的追求還在不斷攀升時，壓力很快就傳導到了上游的芯片廠商。借助面向系統級的創新，提升芯片的終極性能表現，也成為大家的共識。
所以沒有任何分歧，無論從哪個維度看，大規模的系統級芯片設計由于場景豐富、系統規模不斷擴張，這一需求正在快速形成市場主流的大浪，涌向EDA工具并推動其不斷革新。
如何做好大系統芯片設計?
2023年7月13日(ri)至(zhi)14日(ri)，備受期(qi)待的(de)第(di)三屆(jie)中國集成(cheng)電(dian)路設(she)計創(chuang)新大會(ICDIA 2023)在(zai)無錫召開。作(zuo)為國內領先(xian)的(de)系統級驗證EDA解(jie)(jie)決方(fang)(fang)案(an)提供(gong)商，芯華章受邀參加此次盛會，在(zai)“AIoT與ChatGPT”分論壇上針(zhen)對大系統芯片設(she)計挑戰，分享了自己的(de)解(jie)(jie)決方(fang)(fang)案(an)。
大系統芯片設計，首先要理解什么叫“系統”?對高性能AIoT、自動駕駛、高性能CPU和GPU等等復雜應用來說，系統意味著多節點互聯，每個節點都有自己的控制單元(如CPU)和計算單元(如AI、NPU)，每個節點都有自己的操作系統和應用軟件。毫無疑問，大系統是一個軟硬件一體化、多節點一體化的復雜平臺，但也只有把這整個平臺都在芯片流片前驗證通過，才能真正保證高性能復雜芯片設計的正確性。
因此，大系統芯片驗證，最直接的挑戰來自于規模龐大的系統級仿真。但困難遠不止于此，由“大”帶來的結構性挑戰，涵蓋了從驗證到調試的方方面面。而更大的設計本身往往意味著更長的時間、更高昂的成本、更慢的仿真性能，本質上也就意味著更困難的驗證。
在當下的(de)技(ji)術(shu)和市場環境下，大系統(tong)芯片(pian)設計(ji)的(de)驗證面臨(lin)三大共性(xing)難題，這些難題正(zheng)是傳統(tong)的(de)EDA工具(ju)所難以解決的(de)痛點：
設計大，很大，大到放不下
從多(duo)核、Chiplet封裝、多(duo)節(jie)點到完整系統，復雜的驗證(zheng)規模可以輕易達到百億甚至(zhi)千億門，對驗證(zheng)工(gong)具的容量提出了更高的要(yao)求(qiu)，試想如果驗證(zheng)平(ping)(ping)臺根(gen)本無法仿真完整的應用系統，又怎(zen)么能證(zheng)明(ming)設計是(shi)完整正確的?但供數十(shi)億至(zhi)數百億規模容量的驗證(zheng)平(ping)(ping)臺，其性(xing)能、規模、可調試性(xing)又往往成為難以平(ping)(ping)衡的選(xuan)擇(ze)。
驗證慢，很慢，難以收斂的慢
系統級規模不斷(duan)增大(da)，系統級仿(fang)(fang)(fang)真(zhen)(zhen)在(zai)整個(ge)驗(yan)證(zheng)的仿(fang)(fang)(fang)真(zhen)(zhen)流程中比(bi)例不斷(duan)增大(da)，導(dao)致(zhi)驗(yan)證(zheng)團隊特別依(yi)賴性(xing)能和數量有限的硬件(jian)仿(fang)(fang)(fang)真(zhen)(zhen)系統，導(dao)致(zhi)驗(yan)證(zheng)慢的不僅(jin)僅(jin)是仿(fang)(fang)(fang)真(zhen)(zhen)速(su)度(du)，更是整個(ge)驗(yan)證(zheng)工作的收斂速(su)度(du)和效率。
Debug難，很難，越往后越難
在(zai)如此復雜和大規模的系統級(ji)仿(fang)真(zhen)上，調試就變成一個更加(jia)困難(nan)的問題。仿(fang)真(zhen)平臺上觀察到的問題，到底來自軟件、芯片邏輯(ji)設計還是多(duo)節點互連(lian)?問題能否(fou)穩定復現?如何在(zai)多(duo)種仿(fang)真(zhen)平臺的數據之間進行綜合分析?不解決這些問題，大系統的調試就會越(yue)往后期越(yue)難(nan)，最終影響整(zheng)個項目(mu)周期。
我們似(si)乎開始找到“屠龍刀里秘籍”的(de)線(xian)索。作為最上游的(de)輔(fu)助設(she)計工具(ju)，EDA創(chuang)新確(que)實是提升系統級(ji)設(she)計效率，降低創(chuang)新成本的(de)關鍵“鑰匙”。
芯(xin)華章資深產品與業務規(gui)劃(hua)總監楊曄表示，“單(dan)個(ge)(ge)IP的(de)(de)(de)驗(yan)證需求在(zai)降低，SoC或單(dan)個(ge)(ge)chiplet級(ji)的(de)(de)(de)驗(yan)證需求在(zai)不斷上升，因為這部分是客戶(hu)系(xi)統(tong)級(ji)創(chuang)新的(de)(de)(de)核心。然而在(zai)新場景(jing)的(de)(de)(de)應(ying)用中，傳統(tong)的(de)(de)(de)EDA工具在(zai)應(ying)對(dui)大容(rong)量、深度調試(shi)、多種(zhong)驗(yan)證場景(jing)混合使用的(de)(de)(de)時候，遇到(dao)(dao)各種(zhong)效率挑戰。芯(xin)華章致力提供(gong)從(cong)軟件(jian)、硬件(jian)到(dao)(dao)調試(shi)的(de)(de)(de)整(zheng)體解(jie)決方案(an)(an)，特(te)別是在(zai)大規(gui)模(mo)設計的(de)(de)(de)系(xi)統(tong)級(ji)驗(yan)證、硬件(jian)驗(yan)證、架構(gou)驗(yan)證等方面，將(jiang)為用戶(hu)提供(gong)全(quan)流程(cheng)大系(xi)統(tong)芯(xin)片驗(yan)證解(jie)決方案(an)(an)。”
芯(xin)華章(zhang)大系統(tong)(tong)芯(xin)片設計驗(yan)(yan)(yan)(yan)證解決方案的(de)(de)(de)核心，是基于敏捷驗(yan)(yan)(yan)(yan)證理(li)念，建(jian)立統(tong)(tong)一(yi)的(de)(de)(de)EDA數(shu)據(ju)庫，打造(zao)從IP到(dao)(dao)子系統(tong)(tong)再(zai)到(dao)(dao)系統(tong)(tong)級的(de)(de)(de)統(tong)(tong)一(yi)測試(shi)場景，提(ti)早開始(shi)系統(tong)(tong)級驗(yan)(yan)(yan)(yan)證，實現驗(yan)(yan)(yan)(yan)證與測試(shi)目標的(de)(de)(de)高速(su)(su)收斂，進行高效(xiao)率、高效(xiao)益的(de)(de)(de)快速(su)(su)迭代，從而助(zhu)力芯(xin)片及系統(tong)(tong)公司(si)提(ti)高驗(yan)(yan)(yan)(yan)證效(xiao)率，降低(di)研發(fa)成本。
芯華章針對(dui)大規模系統級(ji)芯片“量身打造”的敏捷驗證方(fang)案，已經在多個領域獲得具體項(xiang)目部署。
針對自動駕駛應用芯片，芯華章高性能硬件仿真系統HuaEmu E1不僅有高性能仿真和深度調試，還提供了LPDDR5模型用于客戶內存仿真，提供CSI和DSI模型用于仿真自動駕駛系統的輸入和輸出，這些都超出了單顆芯片的范疇，是針對軟硬件一體化的系統方案進行仿真驗證。
為了解決原型系統和硬件仿真之間切換版本成本高，延長驗證周期的問題，芯華章發布的雙模硬件驗證系統HuaPro P2E則基于統一的軟件平臺和硬件平臺，可以在綜合、編譯、驗證方案構建、用戶腳本、調試等階段，能最大程度的復用技術模塊和中間結果，并使用統一用戶界面，從而實現原型驗證和硬件仿真絲滑的無縫集成，在節約(yue)用戶(hu)成本的同時，還(huan)能(neng)大(da)大(da)提(ti)高驗證(zheng)效率。
傳統的軟件仿真工具以調試功能強大著名，但卻受限于仿真速度，不擅長處理系統級的大規模仿真驗證。基于芯華章自主研發的邏輯仿真器GalaxSim，芯華章GalalxSim Turbo實現多核、多服務器并行運算，可以實現1K-10KHz的復雜系統軟件仿真，從而可以在RTL階段提前進行系統級仿真。
拿(na)到屠(tu)龍刀(dao)并不一(yi)定能號(hao)令天下(xia)，只有(you)學會了刀(dao)里(li)面的(de)絕學才能真正(zheng)成(cheng)為(wei)“武林(lin)至(zhi)尊”。
當“大模型”的(de)(de)路上(shang)人越(yue)來(lai)越(yue)多時，產(chan)(chan)業(ye)同樣也需要向(xiang)上(shang)游(you)追溯，進一(yi)步提(ti)升創(chuang)新效(xiao)率(lv)，在(zai)激(ji)烈的(de)(de)競爭中快人一(yi)步。作為芯片(pian)產(chan)(chan)品定義和創(chuang)新的(de)(de)核心(xin)環(huan)節，隨(sui)著以系(xi)統級(ji)場(chang)景為代表的(de)(de)產(chan)(chan)業(ye)數(shu)字化(hua)需求迸(beng)發，EDA正從(cong)方法學、從(cong)底層架構開始這場(chang)自我革新。
