在3月2日，ASE、AMD、ARM、Google云、Intel、Meta(Facebook)、微軟、高通、三星、臺積電十大行業巨頭聯合宣布，成立行業聯盟，共同打造小芯片互連標準、推(tui)進開放生態，并制定了標準規范“UCIe”。
Chiplet“小芯片”在2019年小火過一把，當時Chiplet在AI芯片領域可謂熱詞，但在更早之前這個概念就已經出現了。Chiplet是硅片級別的重用，是一類滿足(zu)特定功能(neng)的(de)die，通過搭積木造(zao)芯片的(de)模(mo)式(shi)，利用die-to-die內部互聯技術將多(duo)個模(mo)塊芯片與底層基礎芯片封裝在一起，構(gou)成多(duo)功能(neng)的(de)異構(gou)System in Packages（SiPs）芯片的(de)模(mo)式(shi)，建(jian)立一個Chiplet的(de)芯片網絡。
這也(ye)被認為是能(neng)延續摩(mo)爾定律(lv)“已死”的重要方案(an)。
2019年AMD提出打破摩爾定律的限制，革命性的the Infinity Fabric（兩個4核CPU互聯的專門的通道）掀起了小芯片風潮。那時候對于這項技術的限制大部分都會提到互聯標準和封裝技術。
在3月2日(ri)，ASE、AMD、ARM、Google云、Intel、Meta(Facebook)、微軟(ruan)、高通(tong)、三星、臺積(ji)電十大行業(ye)巨頭聯合宣布(bu)，成立(li)行業(ye)聯盟，共同(tong)打造小(xiao)芯片互連標(biao)準、推進開放生態(tai)，并制定了標(biao)準規范“UCIe”。
UCIe標準的全稱為“Universal Chiplet Interconnect Express”(通用小芯片互連通道)，在芯片封(feng)裝層(ceng)面確立(li)互聯互通的統一標準(zhun)，可在小芯片之間提供(gong)高帶(dai)寬、低延遲、節能(neng)且具有(you)成本效益的封(feng)裝連接(jie)。
UCIe 1.0標(biao)準(zhun)定(ding)義了(le)芯片(pian)(pian)間I/O物理層、芯片(pian)(pian)間協議、軟件堆棧等，并利用了(le)PCIe、CXL兩種成(cheng)(cheng)熟的高(gao)速互(hu)連標(biao)準(zhun)。這個(ge)標(biao)準(zhun)最初是由(you)Intel提出并制定(ding)，后開放給業界，共同制定(ding)而(er)成(cheng)(cheng)。
它解決了對計算、內存、存儲和跨越云、邊緣、企業、5G、汽?、?性能計算和?持領域的整個計算連續體的連接。UCIe 提供了封裝來自(zi)不同(tong)來源的(de)芯?的(de)能力，包(bao)括不同(tong)的(de)晶圓廠，不同(tong)的(de)設計(ji)和不同(tong)的(de)封裝技術。這一波(bo)直接沖擊(ji)的(de)是(shi)芯片半導體行(xing)業，但(dan)其(qi)覆蓋的(de)垂直領域市(shi)場也(ye)是(shi)不可(ke)計(ji)量的(de)。
為何是Chiplet封裝集成？
我們先來區分一下SOC、SIP和Chiplet。
SOC（system on chip）片上系統。它是(shi)信息系統(tong)核心(xin)的(de)(de)芯片集(ji)成，是(shi)將系統(tong)關(guan)鍵(jian)部件集(ji)成在一(yi)塊芯片上，像一(yi)個微小型系統(tong)。在PC時(shi)代我們可以說(shuo)一(yi)個電(dian)腦的(de)(de)核心(xin)是(shi)CPU，而在智(zhi)能終(zhong)端(duan)時(shi)代，手機的(de)(de)核心(xin)就是(shi)SOC。它依然是(shi)遵(zun)循摩爾定律發展方向的(de)(de)。
SOC模(mo)擬示意圖，圖源網絡
SIP(System-in Package)系統級封裝。SIP封(feng)裝(zhuang)并無一(yi)定(ding)型態，利用單(dan)純的打線結合或(huo)覆(fu)晶接合，將處理(li)器(qi)、存儲器(qi)、FPGA等功能(neng)芯(xin)片以2D或(huo)者3D封(feng)裝(zhuang)結構(gou)集成在一(yi)個封(feng)裝(zhuang)內，可做定(ding)制化生產。SIP超越了摩爾(er)定(ding)律(lv)的發展方向，在SIP中集成度(du)較高(gao)的是藍(lan)牙和802.11(b/g/a)，多用于涵(han)蓋通信技(ji)術的解決方案，同(tong)時UWB是SIP的另(ling)一(yi)個理(li)想應用。
Chiplet即芯粒，也稱小芯片。它其實就是多個芯(xin)粒(li)通(tong)過先進(jin)的(de)(de)封(feng)裝(zhuang)技(ji)術形(xing)(xing)成(cheng)的(de)(de)SIP，將(jiang)不同工藝(yi)節點和不同材質的(de)(de)芯(xin)片(pian)通(tong)過先進(jin)的(de)(de)集成(cheng)技(ji)術（如3D集成(cheng)技(ji)術）封(feng)裝(zhuang)集成(cheng)在一起，形(xing)(xing)成(cheng)一個系統芯(xin)片(pian)，實現了(le)一種新形(xing)(xing)式的(de)(de)IP復用。它擺脫(tuo)了(le)摩爾定律的(de)(de)發展方向。
UCIe 支持在封(feng)裝上交付平(ping)臺的開放式 Chiplet ?態系統
發(fa)展了50多年的(de)(de)(de)摩(mo)爾定(ding)(ding)律(lv)已然快到極限，現(xian)(xian)在行(xing)業(ye)的(de)(de)(de)需求對于傳統單一工(gong)藝、單一芯片的(de)(de)(de)做法(fa)來說，難度和(he)成本都越(yue)來越(yue)高，亟需變(bian)革。?芯?的(de)(de)(de)封裝(zhuang)集成能(neng)(neng)夠以(yi)快速(su)且經濟?效的(de)(de)(de)?式提供定(ding)(ding)制(zhi)解(jie)決?案，例如，不同(tong)的(de)(de)(de)?途可能(neng)(neng)需要(yao)不同(tong)的(de)(de)(de)加速(su)能(neng)(neng)力，但具(ju)有相同(tong)的(de)(de)(de)內(nei)核、內(nei)存和(he) I/O。現(xian)(xian)在，它還允許根據功能(neng)(neng)進(jin)行(xing)最佳工(gong)藝節點選擇的(de)(de)(de)芯?共同(tong)封裝(zhuang)，通過UCIe實現(xian)(xian)小(xiao)芯片之間的(de)(de)(de)封裝(zhuang)互(hu)連，可以(yi)大(da)(da)大(da)(da)降低制(zhi)造成本。
數據顯示，10nm芯片的設計成本為1.744億美元，7nm芯片飆升到2.978億美元，5nm芯片更是高達5.422億美元，即便是行業巨頭也(ye)越來越吃(chi)力。而新的UCIe標準規范，讓不同廠商的小芯(xin)片互通成為(wei)可(ke)能(neng)，x86、ARM、RISC-V集(ji)成在一起也(ye)有了(le)實現之地。
UCIe 1.0 定義了兩種類型的封裝：物理層和通信協議
為什么物聯網時代需要Chiplet
物聯網最大的困境是碎片嚴重，包括技術碎片化，應用碎片化。
不同的應用場景需要不同的物聯網技術(shu)能力(li)，比如通(tong)信(xin)技術(shu)常見的有4G、5G、NB-IoT、Cat.1、LoRa、wifi、藍牙、zigbee以(yi)及其他私有協議等等。
在某(mou)些(xie)場景中需要用到4G+藍牙(ya)，某(mou)些(xie)場景需要用Cat.1+wifi或者Cat.1+wifi+藍牙(ya)等各(ge)類(lei)差異化的(de)需求(qiu)。
當然，除(chu)了通信(xin)芯片(pian)，在IoT設(she)備還有(you)更多常用的(de)(de)IC器件(jian)，比如不(bu)同類型的(de)(de)MCU、電(dian)容、電(dian)感、內存、PA、還有(you)數(shu)億千計(ji)的(de)(de)傳感器類別(bie)等(deng)(deng)等(deng)(deng)。
碎片化的IoT市場，注定不是一個通用IC就能用的，因為一(yi)個性能(neng)強大的IC當(dang)然(ran)也(ye)能(neng)覆蓋很多(duo)應(ying)用(yong)場景，就好(hao)比用(yong)5G SoC去用(yong)于智能(neng)水表，當(dang)然(ran)也(ye)能(neng)用(yong)，但這屬于“殺雞用(yong)牛刀”，不僅浪費了5G的多(duo)數能(neng)力，也(ye)很貴，不是一(yi)種市場化的行為。
市場上對于技(ji)術方(fang)案的(de)選擇最終都(dou)會落(luo)實(shi)到性價(jia)比(bi)，而極度碎片(pian)化的(de)IoT應用市場上需要根(gen)據需求(qiu)才能定制出相(xiang)應的(de)最具性價(jia)比(bi)方(fang)案。
通用的方案行不通，而Chiplet提供的思路就是將不同功能的小芯片集成到一起，讓芯片的能力可以像堆積木一樣，堆積出(chu)自己想要(yao)的功能，這成(cheng)了行業的必然之選。
廣闊未來
隨著垂直領域智能化需求的持續增加，圖形處理、安全引擎、人工智能（AI）整合、低功耗物聯網控制器等各種異構應用處理器需求的提升，市場研究機構Omdia曾預估2035年全球Chiplet可服務市場規模將一步提高至570億美元。UCle標準的開(kai)放(fang)將會大(da)(da)大(da)(da)提高(gao)這個數值，在(zai)通信、工業等領域發揮(hui)更大(da)(da)的價值。
首先(xian)是架構(gou)設計的(de)靈(ling)活性(xing)，硅(gui)片的(de)互聯讓(rang)帶寬，延時(shi)和功(gong)耗都會有巨大的(de)改(gai)善。其次是商業模式的(de)多(duo)樣性(xing)，由于多(duo)模塊的(de)集(ji)合，拓寬了供應鏈和垂直(zhi)領域的(de)選(xuan)擇(ze)，可以挖掘到更多(duo)的(de)潛在市場。
但Chiplet依然存(cun)在不(bu)(bu)少挑戰，基于目前的國際形勢(shi)和國內產業(ye)的實(shi)際發展水平，國內要面臨的困難和國際頭部(bu)IC設計公司并(bing)不(bu)(bu)相同。國內廠商也已經在推進Chiplet技術(shu)，像華(hua)為海(hai)思(si)、中興等已實(shi)現了一(yi)定(ding)的量產，但代工還(huan)是(shi)由臺積電這些企業(ye)來完成(cheng)。國內廠商要走“自(zi)研”路線，仍需打磨(mo)很長時間。
參考資料：
快科技：AMD、ARM、Intel、高通(tong)、三星、臺積(ji)電(dian)等(deng)十巨頭在一起！打造小芯片互(hu)通(tong)規范(fan)
IC的帆哥(ge)：IP,SoC,SiP和Chiplet的區別
半(ban)導體行業觀察：“延續”摩爾定律的Chiplet，應該走怎樣的發展路(lu)線？
