在3月2日，ASE、AMD、ARM、Google云、Intel、Meta(Facebook)、微軟、高通、三星、臺積電十大行業巨頭聯合宣布，成立行業聯盟，共同打造小芯片互連標準、推(tui)進開放生態，并制定了標準規范“UCIe”。
Chiplet“小芯片”在2019年小火過一把，當時Chiplet在AI芯片領域可謂熱詞，但在更早之前這個概念就已經出現了。Chiplet是硅片級別的重用，是一類滿足特定(ding)功能(neng)(neng)的die，通過搭(da)積木(mu)造芯(xin)(xin)片(pian)(pian)的模(mo)式，利用die-to-die內(nei)部互聯技(ji)術將多個模(mo)塊芯(xin)(xin)片(pian)(pian)與底(di)層基礎芯(xin)(xin)片(pian)(pian)封裝在一起，構(gou)成多功能(neng)(neng)的異構(gou)System in Packages（SiPs）芯(xin)(xin)片(pian)(pian)的模(mo)式，建(jian)立一個Chiplet的芯(xin)(xin)片(pian)(pian)網絡。
這也被(bei)認為是能延續摩(mo)爾定律“已(yi)死”的重要方案。
2019年AMD提出打破摩爾定律的限制，革命性的the Infinity Fabric（兩個4核CPU互聯的專門的通道）掀起了小芯片風潮。那時候對于這項技術的限制大部分都會提到互聯標準和封裝技術。
在3月2日(ri)，ASE、AMD、ARM、Google云、Intel、Meta(Facebook)、微軟(ruan)、高通、三星、臺積電十大行業巨頭(tou)聯合宣布，成(cheng)立行業聯盟，共(gong)同打造小(xiao)芯片互連(lian)標(biao)準、推進開放(fang)生(sheng)態(tai)，并制定了(le)標(biao)準規范“UCIe”。
UCIe標準的全稱為“Universal Chiplet Interconnect Express”(通用小芯片互連通道)，在(zai)芯(xin)片封(feng)裝層面確立互聯互通的統一標準，可(ke)在(zai)小(xiao)芯(xin)片之間提供高帶寬、低延遲、節能且具有成本效益的封(feng)裝連(lian)接。
UCIe 1.0標(biao)(biao)準定義了芯片(pian)間(jian)I/O物(wu)理層、芯片(pian)間(jian)協議、軟件(jian)堆(dui)棧(zhan)等(deng)，并利用了PCIe、CXL兩種成熟的高速(su)互(hu)連標(biao)(biao)準。這個標(biao)(biao)準最初是(shi)由(you)Intel提出并制定，后開放(fang)給(gei)業(ye)界，共同制定而成。
它解決了對計算、內存、存儲和跨越云、邊緣、企業、5G、汽?、?性能計算和?持領域的整個計算連續體的連接。UCIe 提供了封裝(zhuang)來(lai)自不(bu)同(tong)來(lai)源的(de)(de)芯?的(de)(de)能(neng)力，包括(kuo)不(bu)同(tong)的(de)(de)晶圓廠，不(bu)同(tong)的(de)(de)設(she)計和不(bu)同(tong)的(de)(de)封裝(zhuang)技術。這一波直(zhi)接沖擊(ji)的(de)(de)是芯片(pian)半導體行業(ye)，但(dan)其覆蓋的(de)(de)垂直(zhi)領域市場也是不(bu)可計量的(de)(de)。
為何是Chiplet封裝集成？
我(wo)們先來區分一下SOC、SIP和Chiplet。
SOC（system on chip）片上系統。它是(shi)信息系統核(he)(he)心的芯片集(ji)成(cheng)，是(shi)將(jiang)系統關鍵(jian)部件(jian)集(ji)成(cheng)在一(yi)塊(kuai)芯片上，像一(yi)個微小型系統。在PC時代我們可以(yi)說(shuo)一(yi)個電腦的核(he)(he)心是(shi)CPU，而在智能終端時代，手機(ji)的核(he)(he)心就是(shi)SOC。它依然是(shi)遵循摩(mo)爾定(ding)律(lv)發展方向的。
SOC模擬(ni)示意圖(tu)，圖(tu)源網(wang)絡
SIP(System-in Package)系統級封裝。SIP封裝(zhuang)并無一(yi)定(ding)型態，利用單純的打線結合或覆晶接合，將處理器(qi)、存儲器(qi)、FPGA等功能芯片以(yi)2D或者3D封裝(zhuang)結構集成在一(yi)個(ge)封裝(zhuang)內，可做定(ding)制化生產。SIP超越了摩爾定(ding)律的發展(zhan)方向，在SIP中集成度較高(gao)的是藍牙(ya)和802.11(b/g/a)，多用于涵蓋通信技(ji)術的解決方案，同時(shi)UWB是SIP的另一(yi)個(ge)理想應用。
Chiplet即芯粒，也稱小芯片。它其(qi)實(shi)就是(shi)多個(ge)芯粒通(tong)過先(xian)進的(de)(de)封(feng)裝(zhuang)技(ji)術(shu)形成的(de)(de)SIP，將(jiang)不(bu)同工藝節點和不(bu)同材質的(de)(de)芯片通(tong)過先(xian)進的(de)(de)集成技(ji)術(shu)（如(ru)3D集成技(ji)術(shu)）封(feng)裝(zhuang)集成在一起，形成一個(ge)系統芯片，實(shi)現了(le)一種新(xin)形式的(de)(de)IP復用。它擺脫了(le)摩爾(er)定律的(de)(de)發展(zhan)方向。
UCIe 支(zhi)持在封裝(zhuang)上交付平(ping)臺的(de)開放式(shi) Chiplet ?態系(xi)統
發展(zhan)了50多年(nian)的(de)(de)摩爾定(ding)律已然(ran)快到極限，現(xian)在行(xing)業的(de)(de)需(xu)(xu)求對于傳統單一工藝、單一芯(xin)片(pian)的(de)(de)做法來(lai)說(shuo)，難(nan)度和成本都越來(lai)越高(gao)，亟需(xu)(xu)變(bian)革。?芯(xin)?的(de)(de)封裝(zhuang)(zhuang)集(ji)成能夠以快速且經濟?效的(de)(de)?式(shi)提供定(ding)制解決?案(an)，例如，不同(tong)(tong)的(de)(de)?途可(ke)能需(xu)(xu)要(yao)不同(tong)(tong)的(de)(de)加速能力，但具有(you)相(xiang)同(tong)(tong)的(de)(de)內(nei)核、內(nei)存(cun)和 I/O。現(xian)在，它還允許根(gen)據功能進行(xing)最佳工藝節點選擇(ze)的(de)(de)芯(xin)?共同(tong)(tong)封裝(zhuang)(zhuang)，通過UCIe實現(xian)小芯(xin)片(pian)之(zhi)間的(de)(de)封裝(zhuang)(zhuang)互連，可(ke)以大(da)大(da)降(jiang)低(di)制造成本。
數據顯示，10nm芯片的設計成本為1.744億美元，7nm芯片飆升到2.978億美元，5nm芯片更是高達5.422億美元，即便是行業巨頭(tou)也越來越吃力。而新(xin)的(de)UCIe標準規范(fan)，讓不同(tong)廠商的(de)小芯片互通成為(wei)可(ke)能，x86、ARM、RISC-V集成在一起也有了實現之地。
UCIe 1.0 定義了兩種類型的封裝：物理層和通信協議
為什么物聯網時代需要Chiplet
物聯網最大的困境是碎片嚴重，包括技術碎片化，應用碎片化。
不同的應用場景需要不同的物聯網技術能力(li)，比如通(tong)信技術常見(jian)的(de)有(you)4G、5G、NB-IoT、Cat.1、LoRa、wifi、藍牙、zigbee以及其他私有(you)協議等等。
在某(mou)些(xie)場景(jing)中需(xu)要用(yong)到4G+藍(lan)牙，某(mou)些(xie)場景(jing)需(xu)要用(yong)Cat.1+wifi或(huo)者Cat.1+wifi+藍(lan)牙等各類(lei)差異化的需(xu)求(qiu)。
當然，除(chu)了(le)通(tong)信芯片，在IoT設(she)備還(huan)有更多常用的IC器件，比如不同類型的MCU、電容、電感(gan)、內存、PA、還(huan)有數(shu)億(yi)千計的傳感(gan)器類別等等。
碎片化的IoT市場，注定不是一個通用IC就能用的，因為一(yi)個性能(neng)強大的IC當(dang)然也(ye)能(neng)覆蓋很多(duo)應用(yong)(yong)(yong)場景，就好(hao)比用(yong)(yong)(yong)5G SoC去用(yong)(yong)(yong)于智能(neng)水表，當(dang)然也(ye)能(neng)用(yong)(yong)(yong)，但這屬于“殺雞用(yong)(yong)(yong)牛刀(dao)”，不(bu)(bu)僅(jin)浪費了(le)5G的多(duo)數能(neng)力，也(ye)很貴，不(bu)(bu)是一(yi)種市場化的行為。
市場上(shang)對于技術方案的選擇最(zui)終都會落實(shi)到性(xing)價比，而(er)極度碎片化的IoT應(ying)用市場上(shang)需要根據需求才能定制出相應(ying)的最(zui)具性(xing)價比方案。
通用的方案行不通，而Chiplet提供的思路就是將不同功能的小芯片集成到一起，讓芯片的能力可以像堆積木一樣，堆積(ji)出(chu)自己想要(yao)的(de)功能，這成(cheng)了行業的(de)必(bi)然之選。
廣闊未來
隨著垂直領域智能化需求的持續增加，圖形處理、安全引擎、人工智能（AI）整合、低功耗物聯網控制器等各種異構應用處理器需求的提升，市場研究機構Omdia曾預估2035年全球Chiplet可服務市場規模將一步提高至570億美元。UCle標準的開放(fang)將(jiang)會大大提高這個(ge)數(shu)值，在通信、工業(ye)等領域(yu)發揮更大的價值。
首先是架構設(she)計的(de)(de)靈活性，硅片的(de)(de)互聯讓(rang)帶寬，延時和功耗都會(hui)有(you)巨大的(de)(de)改善。其次是商業(ye)模式的(de)(de)多樣性，由于多模塊的(de)(de)集合，拓寬了供應鏈和垂直領域的(de)(de)選(xuan)擇，可以挖掘到更多的(de)(de)潛在市(shi)場。
但Chiplet依(yi)然存在不(bu)少挑戰(zhan)，基于目前的(de)國際形勢和國內(nei)產業的(de)實際發展水平(ping)，國內(nei)要面臨的(de)困(kun)難和國際頭(tou)部IC設(she)計公(gong)司并(bing)不(bu)相(xiang)同。國內(nei)廠(chang)商也已經在推進Chiplet技術，像華為(wei)海思、中興等(deng)已實現了一定的(de)量產，但代工還是由臺(tai)積(ji)電這些企業來完成(cheng)。國內(nei)廠(chang)商要走“自研”路線，仍需打磨(mo)很長(chang)時間。
參考資料：
快科(ke)技：AMD、ARM、Intel、高通、三星、臺(tai)積電等(deng)十巨頭(tou)在一起！打造(zao)小芯片互通規(gui)范
IC的帆哥(ge)：IP,SoC,SiP和Chiplet的區別
半(ban)導(dao)體(ti)行(xing)業觀察(cha)：“延續”摩爾定律(lv)的(de)Chiplet，應(ying)該走怎樣的(de)發展路線(xian)？
