5 月 22 日消息，三星半導體(Samsung Foundry)計劃在 2023 年 6 月的 VLSI Symposium 2023 上公布其升級版的 3 納米和 4 納米芯片制造(zao)(zao)工(gong)(gong)藝，該活動將于 2023 年 6 月 11 日至 16 日在(zai)日本京都舉行(xing)。在(zai)這(zhe)次芯片行(xing)業盛會上，這(zhe)家韓國(guo)芯片制造(zao)(zao)商將詳細介紹其(qi)第二(er)代(dai) 3 納(na)米和第四(si)代(dai) 4 納(na)米工(gong)(gong)藝。這(zhe)兩種新工(gong)(gong)藝對于三星(xing)半導(dao)體來說很(hen)重要，因為(wei)它們(men)將有助于其(qi)獲得更多客戶。
三(san)星半導(dao)體使用的(de) 4 納米工(gong)藝(yi)(yi)曾經遭到過(guo)很多批評(ping)，因為其效率(lv)遠不及臺積電(TSMC)用于制造(zao)蘋果 A16、高通(tong)驍龍 8 Gen 2、聯發科天璣 9000 和英偉達 RTX 4000 系列 GPU 的(de) 4 納米工(gong)藝(yi)(yi)，而三(san)星半導(dao)體使用該工(gong)藝(yi)(yi)制造(zao)了 Exynos 2200 和驍龍 8 Gen 1 芯片組(zu)。
三(san)(san)星半(ban)導體(ti)的 SF3 芯片制造工藝(yi)將采(cai)用 3 納米(mi)(mi) GAP 技(ji)術，是 SF3E 工藝(yi)的改進版本，后者(zhe)用于(yu)在(zai) 2022 年(nian)下(xia)半(ban)年(nian)制造芯片。這種(zhong)新(xin)工藝(yi)依(yi)賴(lai)于(yu)三(san)(san)星改進的 GAA(全包圍柵極(ji))晶(jing)(jing)體(ti)管(guan)(guan)(guan)，該公(gong)司(si)稱(cheng)之(zhi)為 MBCFET(多橋(qiao)通道場(chang)效應晶(jing)(jing)體(ti)管(guan)(guan)(guan))。與(yu)(yu) SF4(第二代 4 納米(mi)(mi))相(xiang)比，這種(zhong)節點承諾會有進一步優(you)化，但(dan)該公(gong)司(si)沒有直接與(yu)(yu)其第一代 3 納米(mi)(mi)工藝(yi)進行比較(jiao)。據稱(cheng)，SF3 在(zai)相(xiang)同(tong)功耗下(xia)速度(du)提高(gao)了 22%，或者(zhe)在(zai)相(xiang)同(tong)時鐘速度(du)和晶(jing)(jing)體(ti)管(guan)(guan)(guan)數量(liang)下(xia)功耗降(jiang)低了 34%，還能(neng)使(shi)邏(luo)輯面積縮小(xiao) 21%。
通常情況下，三星的(de)第一代(dai)芯片(pian)制(zhi)造工(gong)藝(yi)并不被(bei)廣泛(fan)使(shi)用，而后續幾(ji)代(dai)則(ze)會(hui)被(bei)各(ge)種芯片(pian)公司(si)使(shi)用。根據三星半導體的(de)過往記錄，其第二代(dai) 3 納米芯片(pian)制(zhi)造技術可能會(hui)被(bei)至少一個主要芯片(pian)客戶使(shi)用。有傳言稱，Exynos 2500 和驍龍(long) 8 Gen 4 可能會(hui)使(shi)用 SF3 工(gong)藝(yi)。
該公司的第(di)(di)四(si)代(dai) 4 納(na)米(mi)(mi)工藝(yi)(yi)則旨在(zai)用(yong)于高性能計算(suan)應用(yong)，如服務器 CPU 和(he)(he) GPU，與 SF4(第(di)(di)二(er)代(dai) 4 納(na)米(mi)(mi))相比，提供了 10% 的性能提升和(he)(he) 23% 的功耗(hao)降低。這種新工藝(yi)(yi)將與臺積電的 N4P(第(di)(di)二(er)代(dai) 4 納(na)米(mi)(mi))和(he)(he) N4X(第(di)(di)三代(dai) 4 納(na)米(mi)(mi))節點競爭，后者分(fen)別將于 2024 年和(he)(he) 2025 年推出。據 AnandTech 報道，三星半導體的 SF4X 是該公司近年來首個以高性能計算(suan)為目(mu)標的節點。
