5 月 22 日消息，三星半導體(Samsung Foundry)計劃在 2023 年 6 月的 VLSI Symposium 2023 上公布其升級版的 3 納米和 4 納米芯片制造工藝(yi)，該(gai)活動將(jiang)于 2023 年 6 月 11 日(ri)(ri)至 16 日(ri)(ri)在日(ri)(ri)本京(jing)都舉行。在這次芯(xin)片行業盛會上，這家韓國芯(xin)片制造商將(jiang)詳細(xi)介紹(shao)其第二代 3 納米(mi)和第四(si)代 4 納米(mi)工藝(yi)。這兩種新工藝(yi)對(dui)于三(san)星半導體(ti)來說很(hen)重要，因為它們將(jiang)有助于其獲得更多客戶。
三星半(ban)導體(ti)使用的 4 納米(mi)工(gong)藝(yi)曾(ceng)經遭到過很多批(pi)評，因(yin)為其(qi)效(xiao)率遠不及臺(tai)積電(TSMC)用于制造蘋果 A16、高通驍(xiao)龍(long) 8 Gen 2、聯(lian)發科天璣 9000 和英偉達 RTX 4000 系列 GPU 的 4 納米(mi)工(gong)藝(yi)，而(er)三星半(ban)導體(ti)使用該工(gong)藝(yi)制造了 Exynos 2200 和驍(xiao)龍(long) 8 Gen 1 芯片組(zu)。
三(san)星半導體(ti)的(de)(de) SF3 芯片制造工(gong)藝(yi)將采(cai)用(yong) 3 納米(mi)(mi) GAP 技術，是 SF3E 工(gong)藝(yi)的(de)(de)改進版(ban)本，后者用(yong)于在 2022 年(nian)下半年(nian)制造芯片。這種新工(gong)藝(yi)依賴(lai)于三(san)星改進的(de)(de) GAA(全包(bao)圍柵極)晶體(ti)管，該(gai)公司(si)稱之(zhi)為 MBCFET(多橋通道(dao)場(chang)效(xiao)應晶體(ti)管)。與 SF4(第二代(dai)(dai) 4 納米(mi)(mi))相比，這種節點(dian)承諾(nuo)會有進一步(bu)優化，但該(gai)公司(si)沒有直接與其第一代(dai)(dai) 3 納米(mi)(mi)工(gong)藝(yi)進行比較(jiao)。據稱，SF3 在相同(tong)功(gong)耗(hao)下速(su)度提高了(le) 22%，或者在相同(tong)時鐘速(su)度和晶體(ti)管數量下功(gong)耗(hao)降低了(le) 34%，還(huan)能使邏輯(ji)面積縮小(xiao) 21%。
通常(chang)情況下，三星的第(di)一代(dai)芯(xin)(xin)片(pian)制(zhi)造(zao)工藝(yi)并不被(bei)(bei)廣泛使(shi)用，而后(hou)續幾代(dai)則(ze)會被(bei)(bei)各種芯(xin)(xin)片(pian)公司使(shi)用。根據(ju)三星半導體的過往記(ji)錄，其(qi)第(di)二(er)代(dai) 3 納米芯(xin)(xin)片(pian)制(zhi)造(zao)技術可(ke)能會被(bei)(bei)至少一個主要芯(xin)(xin)片(pian)客戶使(shi)用。有傳言(yan)稱(cheng)，Exynos 2500 和驍(xiao)龍 8 Gen 4 可(ke)能會使(shi)用 SF3 工藝(yi)。
該公司的第(di)四代 4 納米(mi)工藝則旨在用于高性能(neng)計(ji)算應用，如(ru)服務器 CPU 和(he) GPU，與(yu) SF4(第(di)二代 4 納米(mi))相比，提(ti)供(gong)了 10% 的性能(neng)提(ti)升和(he) 23% 的功(gong)耗降低(di)。這種(zhong)新(xin)工藝將(jiang)與(yu)臺積(ji)電的 N4P(第(di)二代 4 納米(mi))和(he) N4X(第(di)三(san)(san)代 4 納米(mi))節點競爭，后者分別將(jiang)于 2024 年和(he) 2025 年推(tui)出(chu)。據 AnandTech 報(bao)道，三(san)(san)星(xing)半(ban)導體(ti)的 SF4X 是該公司近年來首個(ge)以(yi)高性能(neng)計(ji)算為(wei)目標的節點。
