集體(ti)(ti)(ti)電路(IC) 發明(ming)至(zhi)今已有(you)50多(duo)年，自1991年問世以來，國(guo)際(ji)半(ban)導(dao)體(ti)(ti)(ti)技(ji)術(shu)藍(lan)圖(tu)(tu)(International Technology Roadmap for Semiconductors，ITRS) 一直是半(ban)導(dao)產業往前邁(mai)進的指南，藍(lan)圖(tu)(tu)預(yu)測半(ban)導(dao)體(ti)(ti)(ti)技(ji)術(shu)會遵(zun)循摩(mo)爾(er)定(ding)律(lv)(Moore's Law) 的縮放節奏邁(mai)進。不過(guo)，在2016年7月ITRS所(suo)釋出的半(ban)導(dao)體(ti)(ti)(ti)產業「未來藍(lan)圖(tu)(tu)」報告顯示，估計微(wei)處理器中的晶(jing)(jing)體(ti)(ti)(ti)管體(ti)(ti)(ti)積將(jiang)在2021 年開始停止縮小，這意味著微(wei)處理器中的晶(jing)(jing)體(ti)(ti)(ti)管數量將(jiang)不會再(zai)如摩(mo)爾(er)定(ding)律(lv)所(suo)說的會逐步(bu)增加(jia)，也就是說摩(mo)爾(er)定(ding)律(lv)已宣(xuan)告死亡。隨(sui)著摩(mo)爾(er)定(ding)律(lv)的死亡，國(guo)際(ji)半(ban)導(dao)體(ti)(ti)(ti)技(ji)術(shu)藍(lan)圖(tu)(tu)ITRS也將(jiang)步(bu)入(ru)歷(li)史。取(qu)而代之的，將(jiang)是異構整合藍(lan)圖(tu)(tu)（Heterogeneous Integration Roadmap，HIR）。
雖然芯片設計和制程技術的創新仍然繼續，但進展已明顯趨緩，不管制程技術下殺到多少微米，芯片尺寸的縮減似乎已到了極限，更遑論同時要增加密度以提升性能。圖1及圖2是Alphabet的總裁John Hennessy 于2018 年7 月ERI會議中展示的兩張圖表。圖1顯示了40年間的DRAM的容量和密度增長放緩的情況；而圖2則顯示了40年間的CPU運算性能變化，明顯看出在近年成長已趨于平穩。
圖1. 40年間的(de)DRAM的(de)容量和密度增長放緩的(de)情(qing)況（資(zi)料(liao)來源：J Hennessy, ERI Conf July 2018）
半導(dao)體產業協會(SIA) 于2016年7月正式宣告(gao)ITRS國際半導(dao)體技術(shu)藍(lan)圖時代(dai)的結束。其后SIA 和(he)SRC (半導(dao)體研究公司，Semiconductor Research Corporation)于2017 年3 月聯合(he)發表了名為《半導(dao)體研究機會：產業愿(yuan)景和(he)指南》報告(gao)（Semiconductor Research Opportunities：An Industry Vision and Guide）。報告(gao)中指出：「前進(jin)的道路并不像摩爾定律時代(dai)那樣(yang)清(qing)晰，然而，巨大(da)的經濟(ji)和(he)社會效(xiao)益潛力— 其中一些是可以預見的，但有一些只能(neng)想像…… 在這個關鍵點上，需要產業界、政府和(he)學術(shu)界攜(xie)手合(he)作(zuo)，才能(neng)持(chi)續(xu)進(jin)步成長(chang)。」
圖2. 40年間的CPU運(yun)算性能成長，近年已(yi)趨緩
（資料(liao)來源：J Hennessy, ERI Conf July 2018）
應用及市(shi)場需求帶動
在(zai)(zai)今天，電子產(chan)品(pin)已深(shen)深(shen)融入(ru)我們的(de)(de)(de)(de)(de)(de)社會結(jie)構，改變著我們的(de)(de)(de)(de)(de)(de)生(sheng)活(huo)、工作和娛(yu)樂方(fang)(fang)式(shi)，讓我們生(sheng)活(huo)在(zai)(zai)數位時代，為我們的(de)(de)(de)(de)(de)(de)全球(qiu)生(sheng)活(huo)方(fang)(fang)式(shi)、產(chan)業和商(shang)業行為帶來高新的(de)(de)(de)(de)(de)(de)效(xiao)率(lv)。而這種效(xiao)率(lv)的(de)(de)(de)(de)(de)(de)達成主要(yao)歸功(gong)于高效(xiao)能(neng)運算芯片(pian)的(de)(de)(de)(de)(de)(de)產(chan)出。另一(yi)方(fang)(fang)面，大(da)數據的(de)(de)(de)(de)(de)(de)形成則(ze)推動了(le)市場(chang)需(xu)求，從而形成了(le)技術研(yan)發的(de)(de)(de)(de)(de)(de)驅動力。
在現實層面，推動數據增長的(de)市場(chang)力量包括：
將(jiang)數據(ju)、邏(luo)輯和(he)應(ying)用程序轉移到云端
社交(jiao)媒體的推波助(zhu)瀾
行動設備的(de)演(yan)變
5G／6G 通信加上物聯網(IoT)帶動
人工智能(AI)、虛擬現實(VR)及增強現實(AR)的應用
自動駕駛汽車的興起(qi)及(ji)日漸普及(ji)
異(yi)構(gou)整(zheng)合興起
雖然制程技術(shu)的演進已漸漸無法滿足(zu)芯片「體積(ji)縮小(xiao)性能提升」的無止境需求，但需求并(bing)沒(mei)有消失，因(yin)此，人們開始往構裝(zhuang)技術(shu)動(dong)腦(nao)筋。
異構整合是(shi)指將單獨制造的「組件」整合到更高層次的組裝（系統(tong)級封(feng)裝- System in a Package，SiP），以使(shi)整體性能提升。系統(tong)級封(feng)裝不是(shi)隨便(bian)將兩個芯片封(feng)裝在一起就可以，而是(shi)必須滿足下列條件才行：
封裝后體(ti)積必(bi)須變小：將不同(tong)功能的芯片與被動元件封裝成一顆IC，所以封裝后體(ti)積必(bi)定比(bi)個別數(shu)顆IC還(huan)小。
須整(zheng)合不(bu)同類型(xing)的封裝技術(shu)：必(bi)須將數種不(bu)同類型(xing)的封裝技術(shu)整(zheng)合在一(yi)起，與單純將多(duo)個芯片封裝在一(yi)起的小型(xing)封裝技術(shu)不(bu)同。
必須包(bao)含各種類型的主(zhu)動(dong)(dong)與被動(dong)(dong)元(yuan)件：必須包(bao)含處理器(qi)、記憶體、邏輯元(yuan)件、類比元(yuan)件等(deng)數個芯片，甚(shen)至必須將被動(dong)(dong)元(yuan)件、連接(jie)器(qi)、天線等(deng)一起封(feng)裝(zhuang)進去(qu)。
在異構整合(he)的定義中(zhong)，「組件」指的是(shi)任何單元，無論(lun)是(shi)單顆芯片、MEMS器件、被動元件和組裝(zhuang)的封裝(zhuang)或子(zi)系統，都整合(he)在一個封裝(zhuang)中(zhong)。當(dang)中(zhong)可(ke)以涉(she)及到材料、元件類(lei)型、電路(lu)類(lei)型、節點(dian)、互連方法……等(deng)等(deng)。
圖3. 異構整(zheng)合(圖左) 及系統級封裝(圖右)
（資(zi)料來源：日月(yue)光半導(dao)體）
大廠紛紛投入
在(zai)芯(xin)片堆(dui)疊密度增(zeng)長及(ji)(ji)多芯(xin)片整合(he)的需求下，大廠(chang)(chang)紛紛投入(ru)先進封(feng)(feng)(feng)裝(zhuang)技術的發(fa)展。其(qi)(qi)中又(you)以運算(suan)芯(xin)片制(zhi)程大廠(chang)(chang)Intel、TSMC及(ji)(ji)Samsung的投入(ru)最為理所(suo)當(dang)然。這些(xie)大廠(chang)(chang)將其(qi)(qi)先進制(zhi)程技術所(suo)產出的芯(xin)片配合(he)自家的先進封(feng)(feng)(feng)裝(zhuang)，來(lai)完成客戶的產品；而(er)封(feng)(feng)(feng)測大廠(chang)(chang)日月光則是從本身的封(feng)(feng)(feng)裝(zhuang)技術出發(fa)，慢(man)慢(man)發(fa)展出2.5D及(ji)(ji)3D之先進封(feng)(feng)(feng)裝(zhuang)技術(圖2)。
從(cong)圖(tu)2可見，整體來看，TSMC目前是站在比較(jiao)領先的地位，從(cong)2.5D到(dao)3D封裝都有相當完(wan)整的技術。另一方面，Intel的Foveros及EMIB也(ye)逐(zhu)漸形成了一個平(ping)臺。
由(you)于先進封(feng)裝(zhuang)要求(qiu)的(de)技術很(hen)(hen)高，因此很(hen)(hen)多(duo)大廠也相應的(de)在這方(fang)面(mian)投入很(hen)(hen)高的(de)資本支出。從圖3可(ke)見，2022年的(de)資本支出已(yi)達(da)到(dao)10 ~ 40億的(de)等(deng)級。目前各大廠都有本身的(de)技術平(ping)臺，而最近(jin)產出的(de)新產品也不少。
而其中一個于2022年(nian)最重(zhong)要的動(dong)(dong)態是(shi)Intel于2022年(nian)3月邀請了臺積電、Samsung、AMD、Microsoft、Google、日(ri)月光等大廠共同(tong)組成(cheng)及推動(dong)(dong)UCIe小(xiao)(xiao)芯片聯盟，有助于小(xiao)(xiao)芯片（Chiplet）資(zi)料傳輸架構(gou)的標準化(hua)；未來在UCIe小(xiao)(xiao)芯片聯盟的推動(dong)(dong)下，會越(yue)來越(yue)趨向標準化(hua)，從而降低(di)小(xiao)(xiao)芯片先進封裝設計的成(cheng)本(ben)。
此外，透過制(zhi)定統一的(de)(de)小芯(xin)(xin)片／晶(jing)粒(li)（Die）間傳輸規(gui)范，以落(luo)實晶(jing)粒(li)「隨插即用(yong)（Plug and Play）」的(de)(de)目的(de)(de)，使來自不同廠(chang)商、代工廠(chang)的(de)(de)晶(jing)粒(li)能在(zai)單一封裝內順(shun)利整合，一定程(cheng)度上滿足了高(gao)階運算(suan)(suan)芯(xin)(xin)片持續提升運算(suan)(suan)單元密度以及整合多元功能的(de)(de)需求(qiu)，成為(wei)開發高(gao)階運算(suan)(suan)芯(xin)(xin)片的(de)(de)關鍵。
UCIe自(zi)(zi)成立以來，已有數(shu)十家包(bao)含(han)IC設計(ji)(ji)、封(feng)測、材料設備、電子(zi)設計(ji)(ji)自(zi)(zi)動化(hua)系(xi)統等不(bu)同類(lei)型的業者紛(fen)紛(fen)加入，顯示小芯片先進封(feng)裝的跨領(ling)域特性。從圖(tu)4可見，圖(tu)右的貢獻會員除了IDM、IC封(feng)測及IC設計(ji)(ji)廠商外，還有EDA、ODM、記憶(yi)體(ti)、EMS及終(zhong)端(duan)產品廠商， 顯示UCIe聯盟的影響力越來越廣。。
小芯片聯盟(meng)先導的(de)推動成(cheng)員在(zai)標準(zhun)主導上占了一(yi)(yi)定的(de)優勢，像Intel便(bian)推出了自己的(de)開放式小芯片平臺，如圖6左(zuo)邊部分所示，可以(yi)用Intel自家的(de)CPU去(qu)整合客戶的(de)小芯片，輔以(yi)Intel本(ben)身(shen)的(de)2.5D、3D技術去(qu)完(wan)成(cheng)完(wan)整的(de)封(feng)(feng)裝；而這就是Intel推動其IDM 2.0一(yi)(yi)個(ge)很(hen)重要的(de)助力，提供了一(yi)(yi)個(ge)平臺可讓Intel進行代工及(ji)封(feng)(feng)測服務。
不過，聯盟成(cheng)員也(ye)不會獨厚Intel，目(mu)前已(yi)提供了成(cheng)員數個(ge)小芯片封(feng)裝(zhuang)可用的(de)(de)架(jia)構，包(bao)括圖6右邊的(de)(de)標準2D封(feng)裝(zhuang)架(jia)構及(ji)2.5D封(feng)裝(zhuang)架(jia)構 (可參考Intel的(de)(de)EMIB、TSMC的(de)(de)CoWoS及(ji)日月光(guang)的(de)(de)FOCoS)。
大廠技(ji)術
經(jing)過(guo)(guo)長(chang)時間的(de)研發，先(xian)導大廠(chang)的(de)異構整合(he)(he)先(xian)進封(feng)整產(chan)品均已(yi)開始提(ti)供(gong)服務，像TSMC臺(tai)積(ji)(ji)電從CoWoS、InFO，到(dao)SoIC，已(yi)經(jing)累(lei)積(ji)(ji)豐富(fu)的(de)先(xian)進封(feng)裝(zhuang)經(jing)驗，形成3D Fabric平臺(tai)；臺(tai)積(ji)(ji)電透過(guo)(guo)3D Fabric平臺(tai)，整合(he)(he)2.5／3D先(xian)進封(feng)裝(zhuang)技術，為(wei)頂級客戶(hu)客制最(zui)佳化產(chan)品，透過(guo)(guo)綁(bang)定先(xian)進制程，提(ti)供(gong)先(xian)進制程代工到(dao)先(xian)進封(feng)裝(zhuang)的(de)一條龍(long)服務，主要產(chan)品類別為(wei)HPC高效能(neng)運算與(yu)高階(jie)智慧(hui)型手機(ji)芯片。
就Intel的(de)(de)(de)部分(fen)，前(qian)面已經(jing)提過，發展先進封(feng)(feng)(feng)裝技(ji)術(shu)為Intel IDM 2.0策略(lve)中(zhong)關鍵的(de)(de)(de)一環。近期Intel陸續推出2.5D封(feng)(feng)(feng)裝的(de)(de)(de)嵌入式多芯片(pian)(pian)互連橋接（Embedded Multi-die Interconnect Bridge, EMIB）技(ji)術(shu)、3D堆(dui)(dui)疊(die)的(de)(de)(de)Foveros技(ji)術(shu)，以及整(zheng)合(he)2.5D與3D封(feng)(feng)(feng)裝的(de)(de)(de)共嵌入式多芯片(pian)(pian)互連橋接Co-EMIB技(ji)術(shu)。Intel的(de)(de)(de)Foveros 封(feng)(feng)(feng)裝技(ji)術(shu)利用(yong)3D 堆(dui)(dui)疊(die)整(zheng)合(he)不(bu)同的(de)(de)(de)邏(luo)輯(ji)芯片(pian)(pian)，為IC設計公司提供了很(hen)大的(de)(de)(de)靈活性，允許(xu)其(qi)將(jiang)不(bu)同技(ji)術(shu)的(de)(de)(de)IP 區(qu)塊與各種記憶體和I/O 元件(jian)混(hun)合(he)和搭配。Intel的(de)(de)(de)Foveros可以讓芯片(pian)(pian)產品分(fen)解成更小(xiao)的(de)(de)(de)小(xiao)芯片(pian)(pian)(chiplets) 或細(xi)芯片(pian)(pian)(tiles)，其(qi)中(zhong)I/O、SRAM 和電源傳輸電路(lu)整(zheng)合(he)在基礎(chu)芯片(pian)(pian)中(zhong)，而高(gao)性能邏(luo)輯(ji)小(xiao)芯片(pian)(pian)則是堆(dui)(dui)疊(die)在頂部。
至于記憶(yi)體(ti)大(da)廠Samsung則是提供記憶(yi)體(ti)堆疊異構(gou)整合封(feng)裝服務(wu)，包括其(qi)在2020 International Wafer-Level Packaging Conference （IWLPC）中展示(shi)的記憶(yi)體(ti)堆疊（Memory Stack）異構(gou)整合技術，以及其(qi)「X-Cube （eXtended-Cube）」3D封(feng)裝技術，包含把記憶(yi)體(ti)與(yu)其(qi)他芯(xin)片整合，以及硅穿(chuan)孔、微凸塊等(deng)關鍵技術。
