昨日臺積電宣布，成立開放創新平臺 3D Fabric 聯盟，推動 3D 半導體發展，目前已有 19 個合(he)作伙伴同(tong)意加入，包括美光、三(san)星記憶體及 SK 海力士。
這一聯盟是臺積電第六個開放創新平臺（OIP）聯盟。臺積電表示，3D Fabric 聯盟將協助客戶達成芯片及系(xi)統(tong)級創新(xin)的(de)快(kuai)速實(shi)作，并且采用(yong)臺積電由完整的(de) 3D 硅堆(dui)迭(die)與先(xian)進封裝技(ji)術系(xi)列構成的(de) 3D Fabric 技(ji)術來實(shi)現次世(shi)代的(de)高效能運算及行動應用(yong)。
據了解，目前，大多數高端處理器是單片式的，但隨著前沿制造技術的使用成本越來越高，設計方法正在轉向多芯片模塊。在未來的幾年里，多芯片系統封裝（SiPs）預計將變得更加廣泛，先進的(de) 2.5D 和 3D 芯片(pian)封(feng)裝技(ji)術將變(bian)得更加重要(yao)。
雖然多芯片 SiP 有望簡化高度復雜設計的開發和驗證，但它們需要全新的開發方法，因為 3D 封裝帶來了許多新的挑戰。這包括 3D 集成所需的新的設計流程、新的電力輸送方法、新的封裝技術和新的測試技術。為了充分利用臺積電 2.5D 和 3D 封裝技術（InFO、CoWoS 和 SoIC）的優勢，芯(xin)片(pian)開發(fa)行業(ye)需要整個生態系(xi)統在(zai)芯(xin)片(pian)封(feng)裝方面協同工作，而這正(zheng)是 3DFabric 聯盟(meng)的目(mu)的所在(zai)。
臺(tai)(tai)積電研究員(yuan)、設(she)計(ji)與技(ji)術(shu)平臺(tai)(tai)副(fu)總裁盧(lu)立中博士說：“三維硅堆疊和先(xian)進的封(feng)裝技(ji)術(shu)為芯(xin)片級和系統級創(chuang)新的新時代打開了(le)大門，同(tong)時也需要廣(guang)泛的生態系統合作，以(yi)幫助設(she)計(ji)者在(zai)無數的選擇和方法中找到最佳路徑。”
臺積電的(de)(de)(de) 3DFabric 聯(lian)盟(meng)匯集了電子設計自動化（EDA）工具的(de)(de)(de)開(kai)發(fa)者、知識(shi)產權(quan)供應商(shang)、合同芯(xin)片設計者、存儲器制造商(shang)、先進的(de)(de)(de)基材生產商(shang)、半(ban)導體裝配和測(ce)試公司(si)以及用于測(ce)試和驗證的(de)(de)(de)設備制造集團。該聯(lian)盟(meng)目前(qian)有(you) 19 個成(cheng)員(yuan)，但隨著時(shi)間的(de)(de)(de)推(tui)移(yi)，預計會有(you)更(geng)多(duo)新成(cheng)員(yuan)加(jia)入(ru)。
作為聯盟(meng)的(de)(de)領(ling)導(dao)者，臺積(ji)電將(jiang)(jiang)制定某些(xie)基本規則和(he)(he)(he)標準。同時，3DFabric 聯盟(meng)的(de)(de)成員將(jiang)(jiang)共(gong)同定義和(he)(he)(he)共(gong)同開(kai)發臺積(ji)電 3D Fabric 技(ji)術的(de)(de)一(yi)(yi)些(xie)規范，將(jiang)(jiang)率先(xian)獲(huo)得臺積(ji)電的(de)(de) 3D Fabric 路線圖和(he)(he)(he)規范，以(yi)使他們的(de)(de)計(ji)劃與(yu)晶圓廠的(de)(de)計(ji)劃以(yi)及聯盟(meng)其他成員的(de)(de)計(ji)劃保持一(yi)(yi)致，并能夠(gou)設(she)計(ji)和(he)(he)(he)優化與(yu)新(xin)封裝方法兼容的(de)(de)解(jie)決(jue)方案。
最(zui)終，臺積電希望確保 3D Fabric 聯盟的成員將為其客(ke)戶提(ti)供兼容(rong)和可互操作的解(jie)決(jue)方(fang)案，以便快速開(kai)發和驗證使用(yong) 2.5D 和 3D 封(feng)裝的多芯片(pian) SiP。
例如，為了用合格的 EDA 工具(ju)和流程統一設計生態系(xi)統，臺積電(dian)開(kai)發了其 3Dblox 標(biao)準。3Dblox 涵蓋了構建采(cai)用 2.5D 和 3D 封裝方法的多芯片器件的各個方面(mian)（如芯片和接口定義），包括(kuo)物理實現、功耗、散熱(re)、電(dian)遷移 IR 降（EMIR）和定時 / 物理驗證。
最終，臺積電(dian)設想，該聯盟將大大簡(jian)化(hua)和(he)精簡(jian)開發更(geng)先進芯片(pian)的(de)過(guo)程，特別是對那些更(geng)依賴外部 IP / 設計的(de)中小型(xing)公司。例(li)如，
雖然(ran)像 AMD 和 Nvidia 這(zhe)樣(yang)的(de)(de)大公(gong)司(si)傾向于(yu)開(kai)(kai)發自己的(de)(de) IP、互連和封(feng)裝技術，但多芯片 SiP 有望使小公(gong)司(si)也(ye)能開(kai)(kai)發復雜的(de)(de)芯片式(shi)處(chu)理器。對他(ta)們來(lai)說，標準的(de)(de)第三方 IP、快速上(shang)市和適當的(de)(de)集成是成功(gong)的(de)(de)關(guan)鍵，所以 3D Fabric 聯盟對他(ta)們來(lai)說至關(guan)重要。
