昨日臺積電宣布，成立開放創新平臺 3D Fabric 聯盟，推動 3D 半導體發展，目前已有(you) 19 個合作(zuo)伙伴同意加入，包括美光、三(san)星記憶體及 SK 海力士。
這一聯盟是臺積電第六個開放創新平臺（OIP）聯盟。臺積電表示，3D Fabric 聯盟將協助客戶達成芯片及(ji)系統級(ji)創新(xin)的快(kuai)速實作，并(bing)且采用臺積電由完(wan)整(zheng)的 3D 硅(gui)堆迭與先進封裝技術系列構(gou)成的 3D Fabric 技術來(lai)實現(xian)次世代的高效(xiao)能運算及(ji)行動應用。
據了解，目前，大多數高端處理器是單片式的，但隨著前沿制造技術的使用成本越來越高，設計方法正在轉向多芯片模塊。在未來的幾年里，多芯片系統封裝（SiPs）預計將變得更加廣泛，先進的(de) 2.5D 和(he) 3D 芯片封(feng)裝技術將變得更(geng)加(jia)重要。
雖然多芯片 SiP 有望簡化高度復雜設計的開發和驗證，但它們需要全新的開發方法，因為 3D 封裝帶來了許多新的挑戰。這包括 3D 集成所需的新的設計流程、新的電力輸送方法、新的封裝技術和新的測試技術。為了充分利用臺積電 2.5D 和 3D 封裝技術（InFO、CoWoS 和 SoIC）的優勢，芯片(pian)開發行(xing)業需要整個(ge)生態系統(tong)在(zai)芯片(pian)封裝方(fang)面(mian)協同工作(zuo)，而這正是 3DFabric 聯盟的目的所在(zai)。
臺積電研究員(yuan)、設(she)計與技術(shu)平(ping)臺副總裁盧立(li)中(zhong)博士說：“三維硅堆(dui)疊和先進的封裝技術(shu)為芯片(pian)級和系(xi)統級創新的新時代打(da)開(kai)了大門，同時也(ye)需要廣泛的生態系(xi)統合作(zuo)，以幫助設(she)計者在(zai)無(wu)數的選擇(ze)和方法中(zhong)找到最佳路徑。”
臺積電的(de) 3DFabric 聯盟匯集了電子設(she)計(ji)自動化（EDA）工具的(de)開(kai)發者、知識產(chan)(chan)權供應商、合同芯片設(she)計(ji)者、存儲器制(zhi)造商、先進的(de)基材(cai)生產(chan)(chan)商、半導體裝配和測試公(gong)司以及用(yong)于測試和驗證的(de)設(she)備(bei)制(zhi)造集團(tuan)。該(gai)聯盟目前有(you) 19 個成員，但隨著(zhu)時間(jian)的(de)推移，預計(ji)會(hui)有(you)更多新成員加(jia)入。
作為聯盟(meng)的(de)(de)領(ling)導者，臺(tai)(tai)積電(dian)將制定某(mou)些(xie)基本規(gui)則和標準。同(tong)時，3DFabric 聯盟(meng)的(de)(de)成員(yuan)將共同(tong)定義和共同(tong)開發臺(tai)(tai)積電(dian) 3D Fabric 技術(shu)的(de)(de)一些(xie)規(gui)范(fan)，將率先獲得(de)臺(tai)(tai)積電(dian)的(de)(de) 3D Fabric 路線圖和規(gui)范(fan)，以使他們的(de)(de)計(ji)劃(hua)與晶圓廠的(de)(de)計(ji)劃(hua)以及聯盟(meng)其他成員(yuan)的(de)(de)計(ji)劃(hua)保持一致，并能夠設計(ji)和優化(hua)與新封裝方法(fa)兼容的(de)(de)解(jie)決方案。
最終，臺積電希望確保 3D Fabric 聯(lian)盟的(de)成(cheng)員(yuan)將(jiang)為(wei)其(qi)客戶提供兼容和(he)(he)可互操作的(de)解決方案，以(yi)便快速開(kai)發和(he)(he)驗證使用 2.5D 和(he)(he) 3D 封(feng)裝的(de)多芯片 SiP。
例如，為了(le)(le)用(yong)合格(ge)的(de) EDA 工具和(he)流程(cheng)統一設計生態系統，臺(tai)積電(dian)開發了(le)(le)其 3Dblox 標準。3Dblox 涵蓋了(le)(le)構建采用(yong) 2.5D 和(he) 3D 封裝方法的(de)多(duo)芯(xin)片器件的(de)各個方面（如芯(xin)片和(he)接(jie)口定(ding)義），包括物理實現(xian)、功耗、散熱、電(dian)遷移 IR 降（EMIR）和(he)定(ding)時 / 物理驗證。
最(zui)終，臺(tai)積電設(she)想，該聯盟將大(da)大(da)簡化和精(jing)簡開發更先進芯片的過程，特(te)別是對那(nei)些(xie)更依賴(lai)外部 IP / 設(she)計(ji)的中(zhong)小(xiao)型公司。例(li)如，
雖(sui)然像(xiang) AMD 和(he) Nvidia 這(zhe)樣(yang)的(de)(de)(de)大公(gong)司(si)傾向于開(kai)發自己的(de)(de)(de) IP、互連和(he)封(feng)裝技術，但多芯(xin)片(pian) SiP 有望使小公(gong)司(si)也能開(kai)發復雜的(de)(de)(de)芯(xin)片(pian)式處(chu)理器。對他們來說(shuo)，標準的(de)(de)(de)第三方 IP、快速(su)上(shang)市和(he)適當的(de)(de)(de)集成(cheng)是成(cheng)功的(de)(de)(de)關鍵，所(suo)以 3D Fabric 聯盟對他們來說(shuo)至關重(zhong)要(yao)。
