由于摩爾定律放緩，芯片工藝雖(sui)然在進步(bu)，但集成的晶體(ti)管密度(du)無法(fa)翻倍式(shi)提升，AMD、Intel等(deng)公司已經推出了(le)(le)Chiplet小(xiao)芯(xin)片(pian)架構，將多(duo)種芯(xin)片(pian)集成在一起，現在中國首(shou)個(ge)原生Chiplet小(xiao)芯(xin)片(pian)標準也正式(shi)發(fa)布了(le)(le)。
據報道，在16日舉辦(ban)的“第二屆中國互(hu)連技(ji)術(shu)與(yu)產業大(da)會”上，首個由中國集成電(dian)路領域相關企(qi)業和專家共同(tong)主導制定(ding)的《小芯片接(jie)口總線技(ji)術(shu)要求》團體(ti)標準(zhun)正(zheng)式通過(guo)工信部中國電(dian)子(zi)工業標準(zhun)化技(ji)術(shu)協會的審定(ding)并發布。
據悉，這是中國首個原生(sheng)Chiplet技術標(biao)準。
小芯(xin)片（Chiplet，又(you)名芯(xin)粒）技(ji)(ji)術，是一種模塊(kuai)化芯(xin)片技(ji)(ji)術，可將多個不同功能的(de)小型芯(xin)片拼(pin)搭形成模組，以實現多種處理(li)功能。
據了解，小芯(xin)片系(xi)統將傳統片上系(xi)統（SoC）所需的微處理(li)器(qi)、模(mo)擬IP核(he)、數字(zi)IP核(he)和(he)存儲器(qi)等模(mo)塊分開制造，并在后道工藝中集成(cheng)為(wei)一(yi)個芯(xin)片模(mo)組，可(ke)實現不同模(mo)塊的混用、復用，且各模(mo)塊不需要(yao)在同一(yi)制程節點制造，在成(cheng)本和(he)良率(lv)上具有優(you)勢(shi)。
今年3月，UCIe(Universal Chiplet Interconnect Express)產業聯(lian)盟由日月光、AMD、ARM、Google Cloud、Intel、微(wei)軟、高通、三星(xing)和臺積(ji)電十家公司正式成立，聯(lian)盟成員將攜手(shou)推動Chiplet接口規范的標(biao)準(zhun)化(hua)，并已推出UCIe 1.0版本規范。
UCIe是一種(zhong)開(kai)放的(de)Chiplet互(hu)連規范，其(qi)定義了封裝內Chiplet之(zhi)間的(de)互(hu)連，以實現Chiplet在封裝級別的(de)普遍互(hu)連和(he)開(kai)放的(de)Chiplet生態系(xi)統。
